PTO/SB/21 (02-04)
Approved for use through 07/31/2006. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE aperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number Application Number 10/711,410 TRANSMITTAL Filing Date 2004/9/16 **FORM** First Named Inventor Ling-Wei Ke Art Unit (to be used for all correspondence after initial filing) Examiner Name Attorney Docket Number MTKP0079USA Total Number of Pages in This Submission **ENCLOSURES** (Check all that apply) After Allowance communication ~ Fee Transmittal Form Drawing(s) to Technology Center (TC) Appeal Communication to Board Licensing-related Papers Fee Attached of Appeals and Interferences Appeal Communication to TC Petition (Appeal Notice, Brief, Reply Brief) Amendment/Reply Petition to Convert to a Proprietary Information After Final **Provisional Application** Power of Attorney, Revocation Status Letter Change of Correspondence Address Affidavits/declaration(s) Other Enclosure(s) (please **Terminal Disclaimer** Extension of Time Request Identify below): Request for Refund **Express Abandonment Request** CD, Number of CD(s) Information Disclosure Statement Remarks Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm Winston Hsu, Reg. No.: 41,526 Individual name Signature Date CERTIFICATE OF TRANSMISSION/MAILING I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below. Typed or printed name

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 2 hours to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date



PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANC	RAITTAI	Complete if Known			
FEE TRANS	WILLAL	Application Number	10/711,410		
for FY 2	004	Filing Date	2004/9/16		
Effective 10/01/2003. Patent fees are sub		First Named Inventor	Ling-Wei Ke		
		Examiner Name			
Applicant claims small entity status. S	ee 37 CFR 1.27	Art Unit			
TOTAL AMOUNT OF PAYMENT (\$) 0.00		Attorney Docket No.	MTKP0079USA		

METH	FEE CALCULATION (continued)							
Check	3. ADDITIONAL FEES							
Deposit A	<u>Large</u>	Entity	Small	Entity	,			
Deposit		Fee Code	Fee	Fee Code	Fee (\$)	Fee Description	Foe Doid	
Account	50-3105	1051	130	2051		Surcharge - late filing fee or oath	Fee Paid	
Number Deposit	North Associated Intelligence Department Comp	1052	50	2052		Surcharge - late provisional filing fee or	<u> </u>	
Account Name	North America Intellectual Property Corp.	1]		cover sheet		
	authorized to: (check <u>all t</u> hat apply)	1053	130	1053		Non-English specification For filing a request for ex parte reexamination		
Charge fee	(s) indicated below Credit any overpayments	1804	2,520 920*	1812 1804	•	Requesting publication of SIR prior to		
✓ Charge any	additional fee(s) or any underpayment of fee(s)	1804	920"	1804	920"	Examiner action		
	(s) indicated below, except for the filing fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after	1 1	
to the above-id	entified deposit account.	1251	110	2251	55	Examiner action Extension for reply within first month		
	FEE CALCULATION	1251	420	2251	210	Extension for reply within second month		
1. BASIC FI		1253	950	2253		Extension for reply within third month		
Large Entity S	mall Entity Fee Fee Fee Description Fee Paid		1,480	2254	740			
Code (\$)	Code (\$)	1	2.010	2255		Extension for reply within fifth month		
1001 770	2001 385 Utility filing fee		_,			• •		
1002 340	2002 170 Design filing fee	1401	330	2401		Notice of Appeal		
	2003 265 Plant filing fee	1402	330	2402		Filing a brief in support of an appeal		
1004 770	2004 385 Reissue filing fee	1403	290	2403		Request for oral hearing		
1005 160	2005 80 Provisional filing fee	1451	1,510	1451	•	Petition to institute a public use proceeding		
SUBTOTAL (1) (\$) 0.00			110	2452		Petition to revive - unavoidable		
2. EXTRA C	LAIM FEES FOR UTILITY AND REISSUE	:	1,330	2453		Petition to revive - unintentional	<u> </u>	
	Fee from Extra Claims below Fee Paid		1,330 480	2501 2502		i Utility issue fee (or reissue) Design issue fee		
Total Claims	-20** = X Dejow 1 set and	1502	640	2503		Plant issue fee		
Independent Claims	- 3** = X =	1460	130	1460		Petitions to the Commissioner		
Multiple Deper	ndent	1807	50	1807		Processing fee under 37 CFR 1.17(q)		
Large Entity	Small Entity	1806	180	1806		Submission of Information Disclosure Stmt		
Fee Fee Code (\$)	Fee Fee <u>Fee Description</u> Code (\$)	8021	40	8021		Recording each patent assignment per		
1202 18	2202 9 Claims in excess of 20	1809	770	2809		property (times number of properties) Filing a submission after final rejection		
1201 86	2201 43 Independent claims in excess of 3	1609	770	2008	, 363	(37 CFR 1.129(a))		
1203 290	2203 145 Multiple dependent claim, if not paid	1810	770	2810	385	For each additional invention to be examined (37 CFR 1.129(b))	[[]	
1204 86	2204 43 ** Reissue independent claims over original patent	1801	770	2801	385	Request for Continued Examination (RCE)		
1205 18	2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for expedited examination of a design application		
•					Other fee (specify)			
	SUBTOTAL (2) (\$) 0.00 previously paid, if greater; For Reissues, see above				Filing F	ee Paid SUBTOTAL (3) (\$) 0.00		
**or number					300101AL (3) ((3) 0.00			

SUBMITTED BY					• .	(Complete (if applicable))	
Name (Print/Type)	Winston Hsu	7		Registration No. (Attorney/Agent)	41,526	Telephone	886289237350	
Signature		7.L	nelor	HON		Date	9/20/	500

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.




PTO/SB/02B (08-03)
Approved for use through 08/31/2003. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION – Supplemental Priority Data Sheet

Foreign applications:								
Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Cop YES	y Attached? NO				
Taiwan R.O.C.	9/17/2003		~					

This collection of information is required by 35 U.S.C. 115 and 37 CFR 1.63. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 21 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛 其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunde

: 西元 2003 年 09 Application Date

號 092125672 Application No.

인도 인도

인도 인도 인도 인도 인도

: 聯發科技股份有限公司 Applicant(s)

CERTIFIED COPY OF PRIORITY DOCUMENT

Director General



西元 2003 年 10 發文日期:

Issue Date

BEST AVAILABLE COPY

發文字號:

09221075120 Serial No.

申請日期:	IPC分類	
申請案號:		

以上各欄	由本局填言	發明專利說明書
	中文	可程式化多模數除頻器
、 發明名稱	英文	Multi-Modulus Programmable Frequency Divider
	姓 名(中文)	1. 柯凌維
=	姓 名 (英文)	1.KE, LING-WEI
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
(7(1) 1)	住居所 (中 文)	1. 新竹縣竹東鎮三重里九鄰中興路二段二六0巷一號二樓
	住居所 (英 文)	1.2F, No. 1, Lane 260, Sec. 2, Chung-Hsing Rd., Chu-Tung Town, Hsin-Chu Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 聯發科技股份有限公司
	名稱或 姓 名 (英文)	1. MediaTek Inc.
Ξ	國 籍 (中英文)	1. 中華民國 TW
申請人		1. 新竹科學工業園區創新一路1-2號5樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	
	代表人(中文)	1. 蔡明介
	代表人 (英文)	1. Tsai, Ming-Kai

四、中文發明摘要 (發明名稱:可程式化多模數除頻器)

一種可程式化多模數除頻器,用來依據複數個更新除數訊號將一來源脈波進行除頻以輸出一除頻後之目標脈波,該可程式化多模數除頻器包含有至少一第一除頻單元係相互串接,可程式化多模數除頻單元條相互串接,同步重置或於頻單元之除頻單元之除頻單而於頻單元於頻單元於頻單元於頻單元於頻單元於頻動作,而該可程式化多模數所 器除頻後之該目標脈波,係由最後一級第一除頻單元輸出。

五、(一)、本案代表圖為:第二十二 圖(二)、本案代表圖之元件代表符號簡單說明:

30、40、50 除頻單元

六、英文發明摘要 (發明名稱:Multi-Modulus Programmable Frequency Divider)

A multi-modulus programmable frequency divider for dividing a source pulse according to a plurality of division signals and outputting a frequency-divided destination pulse, and the multi-modulus programmable frequency divider includes at least one first dividing cell, the at least one first dividing cell is cascaded, wherein the multi-modulus programmable frequency





四、中文發明摘要 (發明名稱:可程式化多模數除頻器)

500 可程式化多模數除頻器

代表化學式

六、英文發明摘要 (發明名稱:Multi-Modulus Programmable Frequency Divider)

divider synchronously resets each of the first cell according to a reset signal, so that each of the first dividing cell switchs to a divided-by-2 or a divided-by-3 mode after reset finished according to a loaded divison signal, and the multi-modulus programmable frequency divider outputs the frequency-divided destination pulse from the last of the at least one first dividing



四、中文發明摘要	(發明名稱:可程式化多模數除頻器)
一、	(發明名稱:Multi-Modulus Programmable Frequency Divider)
八一六人员列间安	(13 71 20 144 · Multi Modulus Flogiammable Flequency Divider)
cell.	
	NON-MILLI
1981年 同とご 1971 としょ アンドラ 5 かご かり かんか	

一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
·		無	
一. □十進 南北江 符 一 上 7	下次之一符 _ 石几	5 / 1 146 .	
二、□主張專利法第二十五	1.除之一另一項份	了 九催;	
申請案號:		無	
日期:			
三、主張本案係符合專利法	占第二十條第一項	頁□第一款但書或	□第二款但書規定之期間
日期:			
四、□有關微生物已寄存方	《國外 :		
寄存國家: 寄存機構:		無	
可行機構. 寄存日期:		•	
寄存號碼:	4 m / 1. m / 1.	المجاد المال علم وقع المالية	
□有關微生物已寄存方 寄存機構:	《國內(本局所指	足之奇仔機構):	
寄存日期:		無	
寄存號碼:	人举祖 丁佰安士		
□熟習該項技術者易方	、獲付,个須	•	
,	· · · · · · · · · · · · · · · · · · ·	<u> </u>	

五、發明說明(1)

發明所屬之技術領域


本發明提供一種除頻器,尤指一種可程式化多模數除頻器。

先前技術

除頻電路是頻率合成器當中一個相當重要的部分。用以將一原始脈波除頻成一目標脈波,而該目標脈波之頻率為該原始脈波之頻率除以一除數值後之結果。如熟習此項技術者所熟知,一般的除頻電路(Frequency Divider)是由複數個彼此串接(Cascade)的雙模式除頻單元所組成,而每個除頻單元會依據一相對應的除數值範圍受限於該等除頻單元的個數多寡,除頻單元的數值範圍受限於頻單元的條數值範圍所能與實質,與或於頻單元是具有除2和除3兩種除頻單式的除頻單元(2/3 Cell)。若該除頻電路由N個2/3除式的除頻單元(2/3 Cell)。若該除頻電路由N個2/3除類單元組成,則該除頻電路所能處理的除數值範圍為從2N至2N+1-1之間的所有整數。

增加除頻單元的個數能擴大除頻電路的除數值範圍,然而,以積體電路設計時的空間使用效率角度來看,這並不是一個很好的方法。 Philippe於 US Patent 5349622當





五、發明說明(2)

中,提出了一種由一除頻電路與一可程式化計數器 (Programmable Counter)所組成的可程式化除頻器。 透過調整該計數器之計數值,便可擴大該除頻電路之除 數值範圍。但是 Philippe提出的可程式化除頻器需使用 額外的該可程式化計數器,增加了電路設計時的複雜性 與成本。

發明內容

因此本發明之主要目的在於提供一種可程式化多模式除





五、發明說明 (3)

頻器,利用重置除頻單元的方法,確保除頻後所輸出脈波之頻率的正確性,以解決上述習知技術中的問題。

根據本發明之申請專利範圍,係揭露一種可程式化多模數除頻器轉換除數之方法,其中該可程式化多模數除頻器包含有複數個串接(Cascade)的除頻單元,該方法包含有提供複數個更新除數訊號,根據該等更新除數訊號將該等除頻單元分別切換於除2或除3的模式,以及同步重置(Reset)部分除頻單元。

本發明之可程式化多模數除頻器於切換除數值後,可同步重置所有除頻單元,以使每一除頻單元重新進行除頻動作。

本發明並可利用一重載訊號觸發每一除頻單元,使每一除頻單元同步重新載和對應的更新除數訊號,確保於除數值變換後,每一除頻單元均會依據相對應的更新除數訊號進行除頻運作,進而解決習知技術中的問題。其中,該重載訊號可為可程式化多模數除頻器除頻後所輸出之脈波,以簡化電路設計。

另外,本發明僅需使用正反器與簡單的邏輯閘,便能使原先的雙模式除頻單元,另增加一旁通模式,進而擴展可程式化除頻器除數值的應用範圍。





五、發明說明 (4)

甚至,本發明之可程式化多模數除頻器只需同步載入對應的除數訊號於具有旁通模式的除頻單元,便能同時達成擴展除數值之應用範圍,與確保除頻後輸出脈波之頻率正確性的目的。

本發明之一優點在於,僅需使用簡單的正反器與邏輯 閘便可擴展可程式化多模數除頻器之除數範圍,不需額外的可程式化計數器。

本發明之另一優點在於可程式化多模數除頻器利用重置除頻單元的方式,使重置後的除頻單元依據重置開始時的除數訊號進行除頻,以維持除頻後所輸出之脈波頻率的正確性。

本發明之又一優點在於使除頻單元模組化,可有效降低電路設計時的複雜性與成本。

實施方式

請參考圖一。圖一為本發明之可程式化多模數除頻器之第一實施例的示意圖。一可程式化多模數除頻器 100包含有 N個 串接的除頻單元 10,其中每一除頻單元 10均具有一第一輸入端 (Fi)、一第二輸入端 (Mi)、一第三輸入



五、發明說明 (5)

端(Di)、一第四輸入端(Rs)、一第一輸出端(Fo)、及一第二輸出端(Mo)。於圖一中每一除頻單元 10依串接的順序由左至右分別定義為第一級、第二級、…、第N級除頻單元 10。

如圖一所示,於本發明之第一實施例中,可程式化多模數除頻器 10 0之第一至第 N-1級之中的每一除頻單元 10 0之第一轉第一輸出端(Fo)係耦接於次一級除頻單元 10 0之第一輸入端(Fi)、其第二輸入端(Mi)係耦接於次一級除頻單元 10 0之第二輸入端(Mi)係耦接於一固定之邏輯值,於圖一本發明之實施例中,該第二輸入端(Mi)係耦接於 Vcc(表示最後一除數訊號為邏輯 1)。每一除頻單元 10 之第三輸入以一下,以接收一更新除數訊號 Di ⟨p⟩(1≦ P≦ N);其第四輸入端(Rs)用以接受一重置(Reset)訊號通常係數,以同步重置第 P級除頻單元 10,該重置訊號通常係據中控制電路(未顯示)所產生。每一除頻單元 10會依據其第三輸入端(Di)所載入之一除數訊號,切換其所需進行的除頻動作於除 2或除 3的模式,而其詳細運作方式將稅稅後討論。

於本發明之第一實施例中,一原始脈波 Fin, 自可程式化多模數除頻器 100的第一級除頻單元 10之第一輸入端(Fi)輸入,經過每一個除頻單元 10分別依其除頻模式





五、發明說明 (6)

進行除頻後,自第 N級除頻單元 10(亦即最後一級除頻單元 10)之第二輸出端 (Mo)或其第一輸出端 (Fo)輸出一條頻後之目標脈波 Fout。其中該目標脈波 Fout的頻率相對於該原始脈波 Fin的比率,係決定於一可程式化之除數值。而該可程式化之除數值,以一組二進位除數訊號,分別載入每一除頻單元 10之第三輸入端 (Di))。當除數值轉換時,利用該重置訊號,於可程式化多模數除頻器 100之每一除頻單元 10載入對應的更新除數訊號後,同步重置所有除頻單元 10,以使每一除頻單元 10於重置後重新進行除頻動作。如此一來,便可確保可程式化多模數除頻器 100最後所輸出除頻後之該目標脈波 Fout之頻率,確為該原始脈波 Fin之頻率除以該更新後之除數值的結果。

請參考圖二。圖二為圖一中除頻單元 10之一實施例電路圖 12。如圖二所示,在電路圖 12中,不論該第二輸入端 (Mi) 是在邏輯 0或 1,只要當該第一輸出端 (Fo) 是在邏輯 0位準且該第三輸入端 (Di) 所載入之除數訊號是邏輯 0時,表示此時除頻單元 10需進行除 2的除頻模式。因此,於該第一輸入端 (Fi) 的時脈訊號正緣端觸發時,該第一輸出端 (Fo) 會輸出頻率除以 2之後的時脈訊號。當該第二輸入端 (Mi) 是在邏輯 1、該第一輸出端 (Fo) 是在邏輯 0,以及該第三輸入端 (Di) 所載入之除數訊號是邏輯 1時,表示此時除頻單元 10需進行除 3的除頻模





五、發明說明 (7)

式,同理,於該第一輸入端(Fi)的時脈訊號正緣端觸發時,該第一輸出端(Fo)會輸出頻率除以3之後的時脈訊號。當該第二輸入端(Mi)是在邏輯 0 (或1) 且該第一輸出端(Fo)是在邏輯 0時,該第二輸出端(Mo)則會輸出邏輯 0 (或1) 訊號。再者,不論該第二輸入端(Mi)是在邏輯 1時,該第二輸出端(Mo)均會輸出邏輯 0訊號。此外,當該第四輸入端(Rs)接收到的該重置配號位於一致能位準時(於本發明之實施例中,該致能位準係為邏輯 1位準),由於正反器 2與正反器 4均處於重置狀態,因此,除頻單元 10將不進行除頻動作,所以該第一輸出端(Fo)會輸出邏輯 0訊號,此時若該第二輸入端(Mi)是在邏輯 1位準,則該第二輸出端(Mo)會輸出邏輯 1訊號。而當重置結束(該重置訊號轉變為一邏輯 0位準)後,除頻單元 10會重新進行除頻動作。

换句話說,在電路圖 12中,不論該第二輸出端 (Mo)是在邏輯 0或 1,當該第三輸入端 (Di)是在邏輯 0時,表示此時除頻單元 10需進行除 2的除頻模式,因此,於該第一輸入端 (Fi)的時脈訊號正緣端觸發時,該第一輸出端 (Mo)會輸出除以 2之後的時脈訊號。而當該第二輸出端 (Mo)是在邏輯 1且該第三輸入端 (Di)是在邏輯 1時,表示除頻單元 10需進行除 3的除頻模式,因此,於該第一輸入端 (Fi)的時脈訊號正緣端觸發時,該第一輸出端





五、發明說明 (8)

(Fo) 會輸出除以3之後的時脈訊號。

如前所述,由電路圖 12的運作說明中可以發現,除頻單元 10的工作時脈即為其第一輸入端 (Fi)所接收到的時脈訊號。以圖一中的第一級除頻單元 10為例,其第一輸入端 (Fi)所輸入的該來源脈波 Fin即為其工作時脈訊號。因此,於本發明第一實施例中,可程式化多模數除頻器 100中的每一級除頻單元 10的工作時脈,係由第一級除頻單元 10漸次地往次一級除頻單元 10傳遞過去,一直到第 N級除頻單元 10為止 (亦即最後一級除頻單元 10),以使可程式化多模數除頻器 100完成一個完整的除頻動作。

另外,由電路圖 12的運作說明中另可發現,由每一除頻單元 10的第二輸入端 (Mi) 所載入的訊號,係為該除頻單元 10切換除頻模式的致能訊號。這是由於除頻單元 10的預設除頻模式為除 2的模式,當其第二輸入端 (Mi) 所載入的致能訊號位於非致能態時 (於本發明之實施例中,非致能態為邏輯 0位準) ,除頻單元 10將進行除 2的預設除頻模式。若除頻單元 10之第二輸入端 (Mi) 所載入的致能訊號位於致能態時 (即邏輯 1) ,除頻單元 10便會根據其第三輸入端 (Di) 所載入的該除數訊號,將除頻單元 10切換於除 2或除 3的模式。例如,當除頻單元 10之第二輸入端 (Mi) 所載入的訊號位於邏輯 1的致能態





五、發明說明 (9)

時,若其第三輸入端(Di)所載入的除數訊號為邏輯 1,則表示除頻單元 10被程式化為除 3的模式,所以除頻模式 10將進行除 3的除頻動作。

請再參考圖一。如圖一所示,可程式化多模數除頻器 100中的每一個除頻單元 10,其模式切換致能訊號(即其第二輸入端(Mi)所輸入之訊號),係由第 N級除頻單元 10漸次地往前一級除頻單元 10傳遞過去,一直到第一級除頻單元 10為止。而越前級的除頻單元 10所接收到的致能訊號之頻率將越高,這樣的設計方式可以滿足最前面幾級除頻單元 10高頻運作的需求。

請注意,本發明可程式化多模數除頻器之第一實施例當中最重要的一個技術特徵,在於同步重置所有的除頻單元 10的除頻動作。如前所述,習知技術當中,於切換除頻器之除數值時,可能發生最後所輸出除頻後的時脈訊號頻率錯誤之情形。於本發明之第一實施例中,當切換可程式化多模數除頻器 100之除數值後(亦即每一除頻單元 10載入新的除數訊號時),可同步重置(Reset)所有除頻單元 10,以使每一除頻單元 10根據新的除數訊號重新進行對應的除頻動作,進而解決習知技術中的問題。

請參考圖三(並一併參考圖二)。圖三為圖一中除頻單元 10之另一實施例電路圖 14。相較於圖二,很明顯地,






五、發明說明 (10)

圖三之電路圖 14與圖二之電路圖 12的不同點,在於電路圖 14比電路圖 12多使用了一個及閘,如此一來便可提升電路圖 14之第二輸出端 (Mo)的輸出速度。而電路圖 14的邏輯運作方式與圖二中之電路圖 12均相同,在不妨礙本發明技術揭露的情形下,不予贅述。

請參考圖四。圖四為本發明之可程式化多模數除頻器之第二實施例的示意圖。一可程式化多模數除頻器 200包含有 N個串接的除頻單元 20,其中每一除頻單元 20均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(R1)、一第一輸出端(Fo)、及一第二輸出端(Mo)。於圖四中每一除頻單元 20依串接的順序由左至右分別定義為第一級、第二級、…、第 N級除頻單元 20。

如圖四所示,於本發明之第二實施例中,可程式化多模數除頻器 200之第一至第 N-1級之中的每一除頻單元 20,其第一輸出端(Fo)係耦接於後一級除頻單元 20之第一輸入端(Fi)、其第二輸入端(Mi)係耦接於後一級除頻單元 20之第二輸出端(Mo)。而第 N級除頻單元 20之第二輸入端(Mi)係耦接於一固定之邏輯值,於圖四本發明之實施例中,該第二輸入端(Mi)係耦接於 Vcc(表示最後一除數訊號為邏輯 1)。每一除頻單元 20之第三輸入端(Di)係用以接收一更新除數訊號 $Di_{\langle P \rangle}$ ($1 \le P \le N$);





五、發明說明 (11)

其第四輸入端(R1)係用以接收一重載(Reload)訊號,該重載訊號通常係由一控制電路(未顯示)所產生。每一除頻單元 20於其第四輸入端(R1)接受該重載訊號之觸發時,會同步自其第三輸入端(Di)重新載入對應之該更新除數訊號 Di<P>,以切換除頻運作於除 2或除 3的模式,其詳細運作方式將於稍後討論。

於 本 發 明 之 第 二 實 施 例 中 , 一 原 始 脈 波 Fin, 自 可 程 式 化 多模數除頻器 200的第一級除頻單元 20之第一輸入端 (Fi) 輸 入 , 經 過 每 一 個 除 頻 單 元 20分 別 依 其 除 頻 模 式 進行除頻後, 自第 N級除頻單元 20(亦即最後一級除頻單 元 20) 之 第 二 輸 出 端 (Mo) 或 其 第 一 輸 出 端 (Fo) 輸 出 一 除 頻 後 之 目 標 脈 波 Fout。 同 理 , 其 中 該 目 標 脈 波 Fout 的頻率相對於該原始脈波 Fin的比率,係由同步載入每一 除 頻 單 元 20之 第 三 輸 入 端 (Di) 的 一 組 可 程 式 化 除 數 訊 號 來 決 定 。 當 除 數 值 轉 換 時 , 新 的 除 數 值 以 一 組 二 進 位 除數訊號形式,分別備便於每一除頻單元20之第三輸入 (Di)上(此時每一除頻單元20尚未載入該更新除數 訊 號) ,接 著 一 重 載 (Reload) 訊 號 輸 入 於 每 一 除 頻 單 元 20之 第 四 輸 入 端 (R1) , 以 觸 發 所 有 除 頻 單 元 20分 別 自其第三輸入端(Di)同步載入對應的更新除數訊號。 如此一來,便可確保可程式化多模數除頻器200最後所輸 出除頻後之該目標脈波Fout之頻率,確為該原始脈波Fin 之頻率除以該更新後之除數值的結果。






五、發明說明 (12)

請參考圖五。圖五為圖四中除頻單元20之一實施例電路 圖 22。如圖五所示,在電路圖 22中,不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 0 位 準 , 或 是 當 該 第 四 輸 入 端 (R1) 接 受 該 重 載 訊 號 觸 發 時,若該第三輸入端(Di)所載入之除數訊號是邏輯0, 表 示 除 頻 單 元 20需 進 行 除 2的 除 頻 模 式 。 因 此 , 於 該 第 一 輸 入 端 (F i) 的 時 脈 訊 號 正 緣 端 觸 發 時 , 該 第 一 輸 出 端 (Fo) 會輸出頻率除以2之後的時脈訊號。當該第二輸入 (Mi) 是在邏輯 1、該第一輸出端(Fo) 是在邏輯 0, 以及當該第四輸入端 (R1) 接受該重載訊號觸發時,若 該第三輸入端(Di)所載入之除數訊號是邏輯 1,表示除 頻單元20需進行除3的除頻模式。同理,於該第一輸入端 (Fi) 的時脈訊號正緣端觸發時,該第一輸出端 (Fo) 會輸出除以 3之後的時脈訊號。當該第二輸入端(Mi) 是 在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該 第二 輸 出 端 (Mo) 會 輸 出 邏 輯 0 (或 1) 訊 號 。 再 者 , 不 論 該 第 二 輸 入 端 (Mi) 是 在 邏 輯 0或 1位 準 , 只 要 當 該 第 一 輸 出 端 (Fo) 是 在 邏 輯 1時 , 該 第 二 輸 出 端 (Mo) 均 會 輸出邏輯 0訊號。

換句話說,在電路圖 22中,不論該第二輸出端 (Mo) 是在邏輯 0或 1,當該第四輸入端 (R1)接受該重載訊號觸發時,若該第三輸入端 (Di)所載入之除數訊號是邏輯



五、發明說明 (13)

0,表示除頻單元 20需進行除 2的除頻模式。因此,於該第一輸入端 (Fi)的時脈訊號正緣端觸發時,該第一輸出端 (Fo)會輸出頻率除以 2之後的時脈訊號。而當該第二輸出端 (Mo)是在邏輯 1且當該第四輸入端 (R1)接受該重載訊號觸發時,若該第三輸入端 (Di)所載入之除數訊號是邏輯 1,表示除頻單元 20需進行除 3的除頻模式,同理,於該第一輸入端 (Fi)的時脈訊號正緣端觸發時,該第一輸出端 (Fo)會輸出除以 3之後的時脈訊號。

於本發明可程式化多模數除頻器之第二實施例中,除頻單元 20的工作時脈亦為其第一輸入端 (Fi)所接收到的時脈訊號。可程式化多模數除頻器 200中的每一級除頻單元 20的工作時脈,係由第一級除頻單元 20漸次地往次一級除頻單元 20傳遞過去,一直到第 N級除頻單元 20為止(亦即最後一級除頻單元 20),以使可程式化多模數除頻器 200完成一個完整的除頻動作。

同樣地,由除頻單元 20的第二輸入端 (Mi) 所載入的訊號,即為該除頻單元 20切換除頻模式的致能訊號。可程式化多模數除頻器 200中的每一個除頻單元 20, 其模式切換致能訊號,同樣由第 N級除頻單元 20漸次地往前一級除頻單元 20傳遞過去,一直到第一級除頻單元 20為止。而越前級的除頻單元 20所接收到的致能訊號之頻率將越





五、發明說明 (14)

高,這樣的設計方式滿足了最前面幾級除頻單元20高頻運作時的需求。

相較於圖一之第一實施例,圖四中之可程式化多模數除頻器200條利用一重載訊號觸發除頻單元20的方式,使每一除頻單元20同步重新載入相對應的更新除數訊號,確保可程式化多模數除頻器200於除數值變換後,每一除頻單元20均會依據相對應的更新除數訊號進行除頻運作,進而解決習知技術中的問題。

請參考圖六(並一併參考圖五)。圖六為圖四中除頻單元 20之另一實施例電路圖 24。相較於圖五,很明顯地,圖六之電路圖 24與圖五之電路圖 22的不同點,在於電路圖 24比電路圖 22多使用了一個及閘,如前所述,這樣一來便可提升電路圖 24之第二輸出端(Mo)的輸出速度。而電路圖 24的邏輯運作方式與圖五中之電路圖 22均相同,在不妨礙本發明技術揭露的情形下,不再贅述。

請參考圖七。圖七為本發明之可程式化多模數除頻器之第三實施例的示意圖。一可程式化多模數除頻器 300包含有 N個串接的除頻單元 30,其中每一除頻單元 30均具有一第一輸入端 (Fi)、一第二輸入端 (Mi)、一第三輸入端 (Di)、一第四輸入端 (Rs)、一第五輸入端 (R1)、一第一輸出端 (Fo)、及一第二輸出端





五、發明說明 (15)

(Mo)。於圖七中每一除頻單元30依串接的順序由左至右分別定義為第一級、第二級、…、第N級除頻單元30。

如圖七所示,可程式化多模數除頻器 300當中的每一除頻單元 30彼此之間的串聯方式,與前面兩個實施例相同。不同點在於可程式化多模數除頻器 300中的每一除頻單元 30除了該第四輸入端(Rs)用以接受一重置(Reset)訊號之觸發以同步重置除頻動作外,同時具有一第五輸入端(R1),用以接受一重載(Reload)訊號之觸發,而同步自其第三輸入(Di)重新載入對應之該更新除別訊號 Di ⟨P⟩(1≦ P≦ N),以切換除頻運作於除 2或除 3的模式。其中該重置訊號與該重載訊號通常係由一控制電路產生(未顯示)。因此,可程式化多模數除頻器 300不只可同步重置所有除頻單元 30,亦可使每一除頻單元 30同步載入對應的更新除數訊號。每一除頻單元 30同步載入對應的更新除數訊號。每一除頻單元 30的詳細運作方式將於稍後說明。

於本發明之第三實施例中,一原始脈波 Fin, 自可程式化多模數除頻器 300的第一級除頻單元 30之第一輸入端 (Fi)輸入,經由每一個除頻單元 30分別依其除頻模式進行除頻後,自第 N級除頻單元 30(亦即最後一級除頻單元 30)之第二輸出端 (Mo)或其第一輸出端 (Fo)輸出一除頻後之目標脈波 Fouts 與本發明之第二實施例相同,該目標脈波 Fout的頻率相對於該原始脈波 Fin的比





五、發明說明 (16)

率,係由同步載入每一除頻單元 30之第三輸入端 (Di)的 的保數值以保數訊號來決定。當除數值轉換時,新的除數值以一組二進位除數訊號形式,分別備便於每一除頻單元 30之第三輸入端 (Di)上(此時每一除頻單元 30尚未載入每一除頻單元 30之第四輸入端 (R1),以觸發所有除頻單元 30分別自其第三輸入端 (Di)同步載入對應的更新除數訊號 1的重置訊號,同步重置可程式化多模數除頻器 300當中的所有除頻單元 30,當該重置訊號降為邏輯 0時,每一除頻單元 30便會根據同步載入後的該更新除數訊號重新進行除頻動作。

請參考圖八(並一併參考圖七)。圖八為本發明之可程式化多模數除頻器之第四實施例的示意圖。相較於圖七中本發明之第三實施例,圖八中的可程式化多模數除頻器 300很類似,但器 400與圖七中的可程式化多模數除頻器 300很類似,但可程式化多模數除頻器 400當中,每一除頻單元 30的第四輸入端(R1),均耦接於第 N級(亦即最後一級)除頻單元 30之第二輸出端(Mo)。可程式化多模數除頻器 400係直接以最後一級除頻單元 30所輸出除頻後之該目標脈波 Fout,作為該重載訊號。如此一來,於每一除頻單元 30之第四輸入端(R1)接受該目標脈波 Fout之邊緣觸發時,每一除頻單元 30會同步載入一次除





五、發明說明 (17)

數訊號(不論其有無變更)。

請參考圖九。圖九為圖七與圖八中除頻單元30之一實施 例 電 路 圖 32。 如 圖 九 所 示 , 在 電 路 圖 32中 , 不 論 該 第 二 輸入端(Mi)是在邏輯 O或 1,當該第一輸出端(Fo)是 在邏輯 0, 或當該第五輸入端(R1) 接受該重載訊號觸發 時,該第三輸入端(Di)所載入之除數訊號是邏輯0,表 示除頻單元30需進行除2的除頻模式。因此,於該第一輸 入端 (Fi) 的時脈訊號正緣端觸發時,該第一輸出端 (Fo) 會 輸 出 頻 率 除 以 2之 後 的 時 脈 訊 號 。 當 該 第 二 輸 入 (Mi) 是在邏輯 1、該第一輸出端(Fo) 是在邏輯 0, 以及當該第五輸入端 (R1) 接受該重載訊號觸發時,該 第三 輸 入 端 (Di) 所 載 入 之 除 數 訊 號 是 邏 輯 1,表 示 除 頻 單元 30需進行除 3的除頻模式。同理,於該第一輸入端 (Fi) 的時脈訊號正緣端觸發時,該第一輸出端 (Fo) 會輸出除以3之後的時脈訊號。當該第二輸入端(Mi) 是 在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該 第二 輸 出 端 (Mo) 會 輸 出 邏 輯 0 (或 1) 訊 號 。 再 者 , 不 論該第二輸入端(Mi)是在邏輯O或l,當該第一輸出端 (Fo) 是在邏輯 1時, 該第二輸出端(Mo)均會輸出邏輯 O訊號。另外,當該第四輸入端 (Rs) 所接收之該重置訊 號位於一致能位準時(於本發明之實施例中,該致能位 準係為邏輯 1位準),該第一輸出端(Fo)會輸出邏輯 0 訊號,此時若該第二輸入端(Mi)是在邏輯1位準,則該





五、發明說明 (18)

第二輸出端 (Mo) 會輸出邏輯 1訊號。

換句話說,於圖九之電路圖 32中,不論該第二輸出端 (Mo) 是在邏輯 0或 1,當該第五輸入端 (R1) 接受該重 載訊號觸發時,該第三輸入端 (Di) 所載入之除數訊號是邏輯 0,表示除頻單元 30需進行除 2的除頻模式。因此,於該第一輸入端 (Fi) 的時脈訊號正緣端觸發時,該第一輸出端 (Mo) 是在邏輯 1且當該第五輸入端 (R1) 接受該重載訊號觸發時,該第三輸入端 (Di) 所載入之除數訊號是邏輯 1,則表示除頻單元 30需進行除 3的除頻模式。同理,於該第一輸入端 (Fi) 的時脈訊號 的除頻模式。同理,於該第一輸入端 (Fi) 的時脈訊號正緣端觸發時,該第一輸入端 (Fo) 會輸出除以 3之後的時脈訊號。

另外,與前幾個實施例相同,於可程式化多模數除頻器 300與可程式化多模數除頻器 400中,每一除頻單元 30之第一輸入端(Fi)所接收到的時脈訊號,即為該除頻單元 30的工作時脈訊號。如前所述,每一級除頻單元 30的工作時脈,均由第一級除頻單元 30漸次地往次一級除頻單元 30傳遞過去,一直到最後一級除頻單元 30為止,以使可程式化多模數除頻器 300或可程式化多模數除頻器 400完成一個完整的除頻動作。同樣地,由除頻單元 30的第二輸入端(Mi)所載入的訊號,即為該除頻單元 30切





五、發明說明(19)


換除頻模式的致能訊號。該致能訊號由第 N級除頻單元 30 漸次地往前一級除頻單元 30傳遞過去,一直到第一級除 頻單元 30為止。而越前級的除頻單元 30所接收到的致能 訊號之頻率將越高,這樣的設計方式滿足了最前面幾級 除頻單元 30高頻運作時的需求。

請注意,於本發明之第三與第四實施例中,最重要的技術特徵,在於可程式化多模數除頻器 300與 400當中的每一除頻單元 30,均同步載入相對應的更新除數訊號,並同步重置後,每一除頻單元 30均會根據新載入的更新除數訊號重新進行除頻動作。這樣的作法不僅可確保最後所輸出除頻後之該目標脈波 Fout之頻率,確為該原始脈波 Fin之頻率除以該更新後之除數值的結果,更進一步使得該目標脈波 Fout為連續輸出的脈波訊號。

請參考圖十(並一併參考圖九)。圖十為圖七與圖八中除頻單元30之另一實施例電路圖34。如圖十所示,電路圖34比圖九中的電路圖32多使用了一個及閘,同理,這樣的設計可提升電路圖34之第二輸出端(Mo)的輸出速度。而電路圖34的邏輯運作方式與圖九中之電路圖32均相同,在不妨礙本發明技術揭露的情形下,不再贅述。

請參考圖十一(並一併參考圖八)。圖十一為圖八中可





五、發明說明 (20)

程式化多模數除頻器 400的時序圖 450。在圖十一中, 說明上的方便,係假設本發明之可程式化多模數除頻器 400共有 6級 除 頻 單 元 30。 如 圖 十 一 所 示 , 於 本 實 施 例 中,由於最後一級(即第六級)除頻單元30之第二輸入 係 耦 接 於 Vcc永 遠 處 於 邏 輯 1位 準 (表 示 最 後 一 除數訊號為邏輯 1),因此,本實施例中,可程式化多模 數除頻器 400的除數值最小為64(2 ⊆ 64)。在時序圖450 中 , 不 論 各 除 頻 單 元 30 一 開 始 之 除 頻 模 式 為 何 , 當 重 置 訊號於時間 452至時間 454這段期間升至邏輯 1位準時,所 有除頻單元30均被同步重置而停止除頻動作,所以這段 時 間 內 所 有 除 頻 單 元 30之 第 一 輸 出 端 (Fo) 所 輸 出 的 脈 波 (即 1-Fo、 2-Fo、 3-Fo、 4-Fo、 5-Fo、 6-Fo) 皆 降 為 邏輯 0。如前所述,在時間 452至時間 454這段期間,由於 第 六 級 除 頻 單 元 30之 第 二 輸 入 端 (Mi) 處 於 邏 輯 1位 準 故其第二輸出端 (Mo) 亦會輸出邏輯 1訊號。而因為第六 級除頻單元30之第二輸出端(Mo),會連接到第五級除 頻單元30之第二輸入端(Mi),第五級除頻單元30之第 二·輸出端(Mo),又·會連接·到第四級除頻單元30之第二 輸 入 端 (M i) , 以 此 類 推 下 去 。 因 此 , 在 該 重 置 訊 號 致 能期間,所有除頻單元30之第二輸出端(Mo)所輸出的 脈 波 (即 1-Mo、 2-Mo、 3-Mo、 4-Mo、 5-Mo、 6-Mo) 均 會 為邏輯1。

在時間 454時,該重置訊號降為邏輯 0位準(非致能位





五、發明說明 (21)

準),表示所有除頻單元30同步重置完成,故所有除頻 單元 30此時會依據被重置當時所載入的除數訊號進行除 頻動作。在圖十一中,係假設所有除頻單元30被重置當 時 的 除 數 訊 號 均 為 邏 輯 0 (表 示 每 一 除 頻 單 元 30均 進 行 除 2的模式),亦即可程式化多模數除頻器 400當時之除數 值 為 64。於 時 間 454時 , 由 於 該 原 始 脈 波 Fin(亦 為 第 一 級 除 頻 單 元 30之 第 一 輸 入 端 (Fi) 所 輸 入 之 脈 波 1-Fi) 處於一上升緣,故第一級除頻單元30進行除2的除頻動 作 , 將 除 頻 後 的 脈 波 1-Fo自 其 第 一 輸 出 端 (Fo) 輸 出 成為第二級除頻單元 30之工作時脈訊號(2-Fi)。而工 作 時 脈 訊 號 (2-Fi) 的 上 升 緣 觸 發 第 二 級 除 頻 單 元 30進 行除頻動作, 並將除頻後的脈波 2-Fo自其第一輸出端 (Fo) 輸出, 成為第三級除頻單元30之工作時脈訊號 (3-Fi)。以此類推下去,直到時間 458時,可程式化多 模數除頻器 400完成了重置後的第一個除頻循環。以最後 一級 (第 六 級) 除 頻 單 元 3 0之 第 二 輸 出 端 (Mo) 之 輸 出 脈波 6-Mo作為除頻後的目標脈波 Fout。該目標脈波 Fout 之 頻 率 為 該 原 始 脈 波 Fin頻 率 的 六 十 四 分 之 一 (若 以 第 六 級 除 頻 單 元 30之 第 一 輸 出 端 (Fo) 之 輸 出 脈 波 6-Fo作 為 除頻後的目標脈波Fout,則頻率同樣為該原始脈波Fin頻 率的六十四分之一)。

如前所述,第六級除頻單元30之第二輸出端(Mo)之輸出脈波6-Mo係同時被當成可程式化多模數除頻器400之重





五、發明說明 (22)

載訊號。在時序圖 450中,於時間 456時,每一除頻單元 30的第三輸入端 (Di) 上所備便之除數訊號均為邏輯 0,則於脈波 6-Mo之上升緣觸發每一除頻單元 30重新載入對應的除數訊號後,可程式化多模數除頻器 400之除數值仍保持為 64。因此,在下一個除頻循環中,每一除頻單元 30將會重複一次除 2模式的除頻動作。輸出之除頻後的目標脈波 Fout (6-Mo) 之頻率仍將為該原始脈波 Fin頻率的六十四分之一。

事實上,由圖十一中可發現,在一個除頻循環中,不論以哪一級除頻單元30的第二輸出端(Mo)之輸出脈波當作可程式化多模數除頻器400除頻後之目標脈波Fout,其頻率都是相同的,差別只在於脈波寬度不同而已。而直接利用最後一級除頻單元30除頻後所輸出之脈波6-Mo作為該重載訊號的優點,在於脈波6-Mo之脈波寬度比其他前級除頻單元30之輸出脈波(1-Mo、2-Mo、…、5-Mo)寬,因此,在電路設計上,可以降低對除頻單元30偵測高頻訊號能力的要求,進而降低可程式化多模數除頻器的成本。

由本發明之可程式化多模數除頻器 400的時序圖 450的說明中,可以發現本發明之第四實施例之兩點重要技術特徵:





五、發明說明 (23)

(a)同步重置所有除頻單元30。使每一除頻單元30於重置後根據當下的除數訊號重新進行除頻動作。亦即可程式化多模數除頻器400將會根據當下的除數值重新進行除頻動作。

(b)利用除頻後輸出之該目標脈波 Fout作為該重載訊號, 以觸發每一除頻單元 30同步載入新的除數訊號。

在前面的實施例中,說明了本發明之可程式化多模數除頻器解決了習知技術在轉換除數後,所輸出除頻後的脈波之頻率錯誤的情形。為了進一步改進習知技術當中,除頻器能處理的除數範圍受限於除頻單元個數的問題,本發明將原先的除頻單元配合簡單的邏輯閘,使除頻單元增加了一旁通模式(Bypass Mode)的運作方式。以下將說明本發明之具有較廣除數範圍的可程式化多模數除頻器之架構。

請參考圖十二。圖十二為本發明之可程式化多模數除頻器之第五實施例的示意圖。一可程式化多模數除頻器500,包含有三第一除頻單元30、一第二除頻單元40、以及二第三除頻單元50;其中每一除頻單元30均具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(R1)、一第一輸出端(Fo)、及一第二輸出端(Mo),且每一





五、發明說明 (24)

其中第一至第三級除頻單元 30彼此間的串聯方式與前面實施例相同,在此不再贅述;第四級除頻單元 50之第一輸出端(Fo)耦接於第三級除頻單元 30之第一輸出端(Fo)網接於第三級除頻單元 30之第一輸出端(Fo)網接於第五級除頻單元 50之第二輸出端(Mo)、第六輸入端於第五級除頻單元 50之第二輸出端(Fo)網接於第五級除頻單元 50之第三輸出端(Co);第五級除頻單元 50之第一輸出端(Fo)網接於第六級除頻單元 40之第一輸入端(Fi)、第二輸入端(Mi)網接



五、發明說明 (25)

於第六級除頻單元 40之第二輸出端(Mo)、第六輸入端(Ci)耦接於第六級除頻單元 40之第三輸出端(Co);第六級除頻單元 40之第二輸入端(Mi)耦接於 Vcc、第六輸入端(Ci)耦接於一最後除數訊號 Di ⟨¬⟩。此外,可程式化多模數除頻器 500中,所有除頻單元之第三輸入端(Di),係用以接收一對應的除數訊號 Di ⟨¬⟩(1≦ P≦6);而第四輸入端(Rs),係用以接收一重置訊號以同步重置該除頻單元,該重置訊號通常由一控制電路(未顯示)產生;該第五輸入端(R1)係耦接於第三級除頻單元 30之第二輸出端(Mo),以第三級除頻單元 30之第二輸出端(Mo)所輸出之脈波 3-Mo作為一重載訊號。於本實施例中,可程式化多模數除頻器 500亦以脈波 3-Mo作為除頻後輸出之目標脈波 Fout。

可程式化多模數除頻器 500之運作方式與前面之實施例類似,同樣以該等除數訊號 (Di_{<1>}、Di_{<2}、Di_{<3}、…、Di

(7>) 所代表之二進位值作為一除數值,並依據該除數值將第一級除頻單元 30之第一輸入端 (Fi) 所接收到的一來源脈波 Fin除頻。然而,不同點在於前面的實施例中,該等除數訊號之最後一除數訊號 (亦即 Di_{<N+1}>) 均處於邏輯 1位準。因此,當使用 N個除頻單元時,可處理之除數值範圍係為從 2割 2N+1-1之中的任一整數值。然而,在本發明之第五實施例中,可程式化多模數除頻器 500之最後三級除頻單元 (即第四級除頻單元 50、第五級除頻單元 50、





五、發明說明 (26)

第六級除頻單元 40) 多了一個旁通 (Bypass) 模式。當除頻單元 40或除頻單元 50之第六輸入端 (Ci) 所接收到的號 (即旁通模式致能訊號)為邏輯 0位準時,表示該除頻單元 80的方式將於明單元 40與除頻單元 50的方式將於稍後說明。因此,可程式化多模數除頻器 500所能處理之於數值範圍將成為從 2到 27-1(即 8到 127) 之中的任一整數值,而再只是從 2到 27-1之間的範圍。而且,本發明僅使用了簡單的正反器與組合邏輯,便能擴展可程式化多模數除頻器之除數值應用範圍,有效降低了設計時的複雜性與成本。

請注意,於本發明之一較佳實施例中,可程式化多模數除頻器中所使用的正反器為 D型正反器,此僅為了說明上的方便,只要能達成本發明之目的,使用任何類型的正反器均屬於本發明之範圍。

請參考圖十三(並一併參考圖十二)。圖十三為圖十二中除頻單元 40之一實施例電路圖 42。除頻單元 40係為最後一級除頻單元,如圖十二所示,除頻單元 40之第二輸入端(Mi)耦接於 Vcc(即邏輯 1位準),而第三輸入端(Di)與第六輸入端(Ci)分別耦接於最後兩個除數訊號 Di 40 與第六輸入端(R10 接該重置訊號之觸發後,除數訊號 Di 40 與 40 以 自該





五、發明說明 (27)

第三輸入端 (Di) 與該第六輸入端 (Ci) 同步載入。此時,若該最後除數訊號 Di <7為 邏輯 0,則一正反器 132會輸出一邏輯 0位準,該邏輯 0位準經過一反閘 142轉成一邏輯 1位準輸入一或閘 152,或閘 152的輸出將維持在一邏輯 1位準以重置一正反器 134與一正反器 136之運作。很明顯地,不論此時除頻單元 40之第三輸入端 (Di) 所載入的除數訊號 Di <6為何,除頻單元 40皆不會進行任何除頻動作,進入所謂的旁通狀態。所以,當該最後除數訊號 Di <7>為邏輯 0位準時,第六級除頻單元 40便會被旁通。

請同時參考圖二。如前所述,當圖二中的電路圖 12之該第四輸入端 (Rs) 所接受到之該重置 (Reset) 訊號位於邏輯 1位準時,除頻單元 10將不進行除頻動作,直到重置結束後,除頻單元 10才重新進行除頻動作。如前所述,當圖十三中電路圖 42之該第六輸入端 (Ci) 載入邏輯 0訊號 (即旁通模式之致能訊號) 時,正反器 134與正反器 136均會處於重置狀態,使除頻單元 40不進行除頻動作。因此,當除頻單元 40之該第六輸入端 (Ci) 載入邏輯 0訊號而被旁通時,相當於除頻單元 40一直處於重置狀態。

另外,當該第五輸入端 (R1) 接受該重置訊號之觸發後,若除頻單元 40所載入的除數訊號 Di_{<6}與 Di_{<7}均為邏輯 0,如電路圖 42所示,一或閘 154將輸出一邏輯 0位準,而該邏輯 0位準將自除頻單元 40之第三輸出端 (Co)輸出至





五、發明說明 (28)

前一級(第五級)除頻單元之第六輸入端(Ci),以旁通前一級除頻單元。

接著請參考圖十五。圖十五為圖十二中除頻單元 50之一實施例電路圖 52。在電路圖 52中,當該第六輸入端 (Ci)所載入之訊號為邏輯 0位準時,與圖十三中的電路圖 42相同,該邏輯 0位準經過一反開 242轉成一邏輯 1位準,並輸入一或開 252,或開 252將輸出一邏輯 1位準以重置一正反器 232與一正反器 234。此時,除頻單元 50將被旁通而不會進行除頻動作。同理,在電路圖 52中,當第六輸入端 (Ci)與第三輸入端 (Di)所載入之訊號均為邏輯 0位準時,一或閘 254將輸出一邏輯 0位準,而該邏輯 0位準將自除頻單元 50之第三輸出端 (Co)輸出至前一級除頻單元之第六輸入端 (Ci),以旁通前一級除頻單元。

由前面電路圖 42與電路圖 52運作方式的說明中可得到一個結論:於本發明之第五實施例中,當該最後 2除數訊號 Di <6與 Di <7均為邏輯 0時,則可程式化多模數除頻器 500之第六級除頻單元 40與第五級除頻單元 50均會被旁通。以此類推下去,當除數訊號 Di <5>、 Di <6與 Di <7均為邏輯 0時,則可程式化多模數除頻器 500之第四級除頻單元 50、第五級除頻單元 50以及第六級除頻單元 40均會被旁通而不進行除頻運作。如此一來,透過該等除數訊號 (Di <1>、 Di





五、發明說明 (29)

 $\langle 2 \rangle$ 、 $Di_{\langle 3 \rangle}$ 、 … 、 $Di_{\langle 7 \rangle}$)之設定,便能擴展可程式化多模數除頻器 500所能處理的除數值範圍。

舉例而言,當該等除數訊號 $Di_{\langle 7\rangle}$ 、 $Di_{\langle 6\rangle}$ 、 $Di_{\langle 5\rangle}$ 、 ... 、 $Di_{\langle 1\rangle}$ 依序分别為 0001000 (即 8的 二進位值) 時,表示除數值 為 8;當該等除數訊號 $Di_{\langle 7\rangle}$ 、 $Di_{\langle 6\rangle}$ 、 $Di_{\langle 5\rangle}$ 、 ... 、 $Di_{\langle 1\}}$ 依序分别為 0001001 (即 9的二進位值) 時,表示除數值為 9;當該等除數訊號 $Di_{\langle 7\rangle}$ 、 $Di_{\langle 6\rangle}$ 、 $Di_{\langle 5\rangle}$ 、 ... 、 $Di_{\langle 1}$ 依序分别為 0111111 (即 63的二進位值) 時,表示除數值為 63;當该等除數訊號 $Di_{\langle 7\rangle}$ 、 $Di_{\langle 6\rangle}$ 、 $Di_{\langle 5\rangle}$ 、 ... 、 $Di_{\langle 1\}}$ 依序分别為 1000000 (即 64的二進位值) 時,表示除數值為 64;當该等除數訊號 $Di_{\langle 7\rangle}$ 、 $Di_{\langle 6\rangle}$ 、 $Di_{\langle 5\rangle}$ 、 ... 、 $Di_{\langle 1\}}$ 依序分别為 1111111 (即 127的二進位值) 時,表示除數值為 127。

由於可程式化多模數除頻器 500之最後三級除頻單元都可能被旁通,因此,在圖十二的第五實施例中,以第三級除頻單元 30之第二輸出端 (Mo) 之輸出脈波 3-Mo,作為可程式化多模數除頻器 500除頻後所輸出之目標脈波 Fout。

相較圖八中之可程式化多模數除頻器 400而言,在本發明第五實施例之可程式化多模數除頻器 500中,同樣可同步重置每一除頻單元,使每一除頻單元重新進行除頻動作,亦同樣於完成一除頻循環後,以除頻後之目標脈波





五、發明說明 (30)

Fout觸發每一除頻單元,使每一除頻單元同步載入相對應的除數訊號。不同點在於本發明第五實施例中,可程式化多模數除頻器 500,使用了具有旁通模式的除頻單元40和除頻單元 50,可藉由除數訊號之設定而擴展可程式化除頻器之除數值的應用範圍。

請再參考圖十三(並一併參考圖九、圖十五)。圖十三中的電路圖 42與圖十五中的電路圖 52均與圖九中的電路圖 32很類似。不同點在於電路圖 52比電路圖 32多了三個或閘 (即或閘 252、254、256)以及一個反閘 242,而電路圖 42又比電路圖 52多了一個正反器 132、一個反閘 144以及兩個及閘 162、164。因此,本發明之第五實施例最重要的一項技術特徵,在於僅需使用正反器與簡單的超轉閘,便能使除頻單元於原先的雙除頻模式外,另增加一旁通模式,進而擴展可程式化除頻器可應用的除數值範圍。

請注意,在圖十二中,可程式化多模數除頻器 500的除頻單元個數為 6個,僅係為了說明上的方便,本發明之可程式化多模數除頻器所使用的除頻單元個數並不限定於 6個,只要能達成與本發明相近之功能,使用任何個數除頻單元的方式,均屬於本發明之範圍。

請參考圖十四(並一併參考圖十二、圖十三)。圖十四





五、發明說明 (31)

為圖十二中除頻單元 40之另一實施例電路圖 44。相較於圖十三中的電路圖 42,電路圖 44中僅多了一個及閘 166,同理,這樣的設計可提升電路圖 44之第二輸出端 (Mo)的輸出速度。而電路圖 44的邏輯運作方式與電路圖 42均相同,在不妨礙本發明技術揭露的情形下,不再贅述。

請參考圖十六。(並一併參考圖十二、圖十五)。圖十六為圖十二中除頻單元 50之另一實施例電路圖 54。相較於圖十五中的電路圖 52,電路圖 54中僅多了一個及閘 262,同理,這樣的設計可提升電路圖 54之第二輸出端 (Mo) 的輸出速度。而電路圖 54的邏輯運作方式與電路圖 52均相同,在不妨礙本發明技術揭露的情形下,不再贅述。

請參考圖十七。圖十七為本發明之可程式化多模數除頻器之第六實施例的示意圖。一可程式化多模數除頻器600,包含有三第四除頻單元60、一第五除頻單元70、以及二第六除頻單元80,其中每一第四除頻單元60係彼此串接,並依串接順序分別定義為第一級除頻單元60、第二級除頻單元60以及第三級除頻單元60;兩個第六除頻單元80依串接順序分別定義為第四級除頻單元80、第五級除頻單元80,且第四級除頻單元80時頻單元80;並依串接之第五除頻單元70串接於第五級除頻單元80,並依串接之





五、發明說明 (32)

順序定義為第六級除頻單元70。

如圖十七所示,每一除頻單元60均具有一第一輸入端 (Fi) 、 一 第 二 輸 入 端 (Mi) 、 一 第 三 輸 入 端 (Di) 一第一輸出端 (Fo)、及一第二輸出端 (Mo);每一除 頻單元 80與除頻單元 70均具有一第一輸入端(Fi)、一 第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入 端(R1)、一第五輸入端(Ci)、一第一輸出端 、 一 第 二 輸 出 端 (Mo) 、 以 及 一 第 三 輸 出 端 (Fo)(Co)。第一級至第五級除頻單元之該第一輸出端 ,係耦接於下一級除頻單元之該第一輸入端 ;第一級至第五級除頻單元之該第二輸入端 (F i) (Mi),係耦接於下一級除頻單元之該第二輸出端 ;第四級與第五級除頻單元80之該第五輸入端 (Mo),係耦接於下一級除頻單元之該第三輸出端 (Ci);第一級除頻單元60之該第一輸入端(Fi),係 耦接於一來源脈波 Fin; 第六級除頻單元 70之該第二輸入 端(Mi)係耦接於 Vcc;每一級除頻單元之該第三輸入端 (Di) 係分別耦接於一相對應之除數訊號 Di<N>(1≦ N≦ 6);第六級除頻單元70之第五輸入端(Ci)係耦接於一 最後除數訊號 Dian; 第四級至第六級除頻單元之該第四輸 入端(R1),係耦接於第三級除頻單元60之該第二輸出 端 (Mo) , 以第三級除頻單元 60除頻後輸出之脈波 3'-Mo 作為一重載(Reload)訊號。



五、發明說明 (33)

於本實施例中,可程式化多模數除頻器600條自第一級除 頻 單 元 60之 該 第 一 輸 入 端 (Fi) 輸 入 該 來 源 脈 波 Fin, 經 過每一級除頻單元進行對應的除頻動作後,自第三級除 頻單元 60之該第二輸出端 (Mo)輸出一除頻後之目標脈 波 Fout (亦 即 以 脈 波 3'-Mo作 為 該 目 標 脈 波 Fout) 。 其 中 每一除頻單元係根據其第三輸入端(Di) 所載入之除數 訊 號 , 進 行 除 2或 除 3的 除 頻 模 式 。 而 第 四 級 至 第 六 級 除 頻 單 元 另 根 據 其 第 五 輸 入 端 (Ci) 所 載 入 之 訊 號 (即 旁 通模式致能訊號),決定是否旁通該級除頻單元。因 此,與本發明之第五實施例相同,可程式化多模數除頻 600可處理之除數值範圍亦為從8至127之中的任一整數 值。然而,不同點在於本發明之第六實施例中,僅需觸 發 具 有 旁 通 模 式 的 除 頻 單 元 (即 除 頻 單 元 70與 除 頻 單 元 80) 以同步,載入除數值,而不需要觸發所有除頻單元。 另外,於本發明之第六實施例中,該等具有旁通模式之 除頻單元,於被旁通時(即第五輸入端(Ci)所載入之 訊號為邏輯 0位準)將一併被重置,因而不需一額外之重 (Reset) 訊 號 以 同 步 重 置 所 有 除 頻 單 元 。 如 此 一 來 , 本發明所揭露之第六實施例將可降低電路設計之複雜 性,更具有降低成本的優點。以下將說明本發明之第六 實施例中每一除頻單元之電路架構。

請參考圖十八與圖十九。圖十八與圖十九為圖十七中除





五、發明說明 (34)

頻 單 元 60之 兩 實 施 例 電 路 圖 62與 電 路 圖 64。 以 電 路 圖 為例說明,不論該第二輸入端(Mi)是在邏輯 O或 1,只 要當該第一輸出端 (Fo) 是在邏輯 O位準且該第三輸入端 (Di) 所載入之除數訊號是邏輯 O時,表示此時除頻單元 10需 進 行 除 2的 除 頻 模 式 。 因 此 , 於 該 第 一 輸 入 端 (Fi) 的 時 脈 訊 號 正 緣 端 觸 發 時 , 該 第 一 輸 出 端 (Fo) 會 輸 出 頻率除以 2之後的時脈訊號。當該第二輸入端 (Mi) 是在 邏輯 1、該第一輸出端 (Fo) 是在邏輯 0,以及該第三輸 入端(Di) 所載入之除數訊號是邏輯 1時,表示此時除頻 單元 10需進行除 3的除頻模式,同理,於該第一輸入端 (Fi) 的時脈訊號正緣端觸發時,該第一輸出端 (Fo) 會 輸 出 頻 率 除 以 3之 後 的 時 脈 訊 號 。 换 句 話 說 , 不 論 該 第 (Mo) 是在邏輯 O或 1,當該第三輸入端(Di) 二輸出端 是 在 邏 輯 0時 , 表 示 此 時 除 頻 單 元 10需 進 行 除 2的 除 頻 模 因此,於該第一輸入端(Fi)的時脈訊號正緣端觸 式。 發時,該第一輸出端(Fo)會輸出除以2之後的時脈訊 。而當該第二輸出端(Mo)是在邏輯 1且該第三輸入端 (Di) 是在邏輯1時,表示除頻單元10需進行除3的除頻 模式,因此,於該第一輸入端(Fi)的時脈訊號正緣端 觸發時,該第一輸出端(Fo)會輸出除以3之後的時脈訊 號。

當該第二輸入端(Mi)是在邏輯 0(或1)且該第一輸出端(Fo)是在邏輯 0時,該第二輸出端(Mo)則會輸出邏



五、發明說明 (35)

輯 0(或 1) 訊號。再者,不論該第二輸入端 (M i) 是在邏輯 0或邏輯 1位準,只要當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 均會輸出邏輯 0訊號。

至於電路圖 64與電路圖 62的不同點,在於電路圖 64中多了一個及閘,這樣的設計可提升電路圖 64之該第二輸出端 (Mo) 的輸出速度。而電路圖 64的邏輯運作方式與電路圖 62均相同,在不妨礙本發明技術揭露的情形下,不予贅述。

請參考圖二十與圖廿一。圖二十與圖廿一為圖十七之中除頻單元70之兩實施例電路圖72與電路圖74。電路圖72與電路圖74%電路圖72與電路圖74%電路圖74多了一個及閘762,可提升電路圖74之該第二輸出端(Mo)的輸出速度。由於電路圖74的邏輯運作方式與電路圖72均相同,以下以電路圖72為例說明。

電路圖 72之邏輯運作方式與圖十八中之電路圖 62很接近。相較於電路圖 62,很明顯地,電路圖 72多了該第四輸入端 (R1)、該第五輸入端 (Ci)、以及該第三輸出端 (Co)。當該第四輸入端 (R1)接受該重載訊號 (即脈波 3'-Mo,同時也是該目標脈波 Fout)之邊緣 (於本實施例中為上升緣)觸發時,除數訊號 Di <6會自該第三輸入端 (Di) 載入,同時最後除數訊號 Di <7會自該第五輸入端





五、發明說明 (36)


(Ci) 載入。若載入的最後除數訊號 Di <7為邏輯 O位準,則一正反器 732會輸出邏輯 O位準,該邏輯 O位準會經由一反閘 742轉成邏輯 I位準,以重置正反器 734與正反器 736。因此,當最後除數訊號 Di <7為邏輯 O位準時,除頻單元 70便會被旁通,此時相當於除頻單元 70一直處於重置狀態而不進行除頻運作。

若載入的除數訊號 Di <6與最後除數訊號 Di <7均為邏輯 O位準,則電路圖 72中的一或閘 752會自該第三輸出端 (Co)輸出一邏輯 O位準,傳遞至前一級除頻單元之該第五輸入端 (Ci)。因此,當圖十七中之第六級除頻單元 70所載入的除數訊號 Di <6與最後除數訊號 Di <7均為邏輯 O位準時,則第六級除頻單元 70會被旁通,且輸出邏輯 O位準至第五級除頻單元 80之該第五輸入端 (Ci)。

請參考圖廿二與圖廿三。圖廿二與圖廿三為圖十七中除頻單元80之兩實施例電路圖82與第二實施例電路圖84。電路圖82與電路圖84幾乎完全相同,唯一的不同點僅在於電路圖84多了一個及閘862,可提升電路圖84之該第二輸出端(Mo)的輸出速度。由於電路圖84的邏輯運作方式與電路圖82均相同,以下以電路圖82為例說明。

電路圖 82之邏輯運作方式與圖二十中之電路圖 72很接近,只是電路圖 82少了一個正反器而已。同樣地,當該





五、發明說明 (37)

第四輸入端(R1)接受該重載訊號之邊緣(於本實施例中為上升緣)觸發時,除數訊號 Di < 會自該第三輸入端(Di)載入。若該第五輸入端(Ci)所接收到訊號是邏輯 0位準,該邏輯 0位準會經由一反閘 842轉成邏輯 1位準,以重置正反器 832與正反器 834。因此,當該第五輸入端(Ci)所接收到訊號是邏輯 0位準時,除頻單元 80便會被旁通,相當於一直處於重置狀態而不進行除頻運作。

此時,若載入的除數訊號 Di <5亦為邏輯 O位準,則電路圖82中的一或閘 852會自該第三輸出端 (Co)輸出一邏輯 O位準,傳遞至前一級除頻單元之該第五輸入端 (Ci)。因此,當圖十七中之第五級除頻單元 80之該第五輸入端 (Ci)所接收到訊號,以及該第三輸入端 (Di)載入的除數訊號 Di <5均為邏輯 O時,則第五級除頻單元 80會被旁通,且輸出邏輯 O位準至第四級除頻單元 80之該第五輸入端 (Ci),以旁通第四級除頻單元 80。

由前面電路圖 72與電路圖 82運作方式的說明中可得到一個結論:於本發明之第六實施例中,當該最後 2除數訊號 Di <6與 Di <7均為邏輯 0時,則可程式化多模數除頻器 600之第六級除頻單元 70與第五級除頻單元 80均會被旁通。以此類推下去,當除數訊號 Di <5>、 Di <6與 Di <7均為邏輯 0時,則可程式化多模數除頻器 600之第四級除頻單元 80、第五





五、發明說明 (38)

級除頻單元 80以及第六級除頻單元 70均會被旁通而不進行除頻運作。如此一來,透過該等除數訊號($Di_{<1>></sub>$)Di $_{<2>></sub>$ 、 $Di_{<3>></sub>、…、<math>Di_{<7>>}$)之設定,便能擴展可程式化多模數除頻器 600所能處理的除數值範圍。

舉例而言,當該等除數訊號 $Di_{<7>}$ 、 $Di_{<6>}$ 、 $Di_{<5>}$ 、 ... 、 $Di_{<1>}$ 依序分别為 0001000 (即 8的二進位值)時,表示除數值 為 8;當該等除數訊號 $Di_{<7>}$ 、 $Di_{<6>}$ 、 $Di_{<5>}$ 、 ... 、 $Di_{<1}$ 依序分别為 0001001 (即 9的二進位值)時,表示除數值為 9;當該等除數訊號 $Di_{<7>}$ 、 $Di_{<6>}$ 、 $Di_{<5>}$ 、 ... 、 $Di_{<1}$ 依序分别為 0111111 (即 63的二進位值)時,表示除數值為 63;當该等除數訊號 $Di_{<7>}$ 、 $Di_{<6>}$ 、 $Di_{<5>}$ 、 ... 、 $Di_{<1}$ 依序分别為 1000000 (即 64的二進位值)時,表示除數值為 64;當该等除數訊號 $Di_{<7>}$ 、 $Di_{<6>}$ 、 $Di_{<5>}$ 、 ... 、 $Di_{<1}$ 依序分别為 1011111 (即 63的二進位值)時,表示除數值為 64;當该等除數訊號 $Di_{<7>}$ 、 $Di_{<6>}$ 、 $Di_{<5>}$ 、 ... 、 $Di_{<1}$ 依序分别為 1000000 (即 64的二進位值)時,表示除數值為 64;當该

由於可程式化多模數除頻器 600之最後三級除頻單元都可能被旁通,因此,在圖十七的第六實施例中,以第三級除頻單元 60之第二輸出端 (Mo) 之輸出脈波 3'-Mo,作為可程式化多模數除頻器 600除頻後所輸出之目標脈波 Fout。

在本發明之第六實施例中,最重要的技術特徵在於:只需使那些具有旁通模式的除頻單元(如除頻單元70、除





五、發明說明 (39)

頻單元80)同步重新載入對應的除數訊號,便能同時達成擴展除數值之應用範圍,與確保除頻後輸出之該目標脈波Fout之頻率正確性的目的。如此一來,又能進一步簡化電路設計時的複雜性並降低成本。

請注意,在圖十七中,可程式化多模數除頻器600的除頻單元個數為6個,僅係為了說明上的方便,本發明之可程式化多模數除頻器所使用的除頻單元個數並不限定於6個,只要能達成與本發明相近之功能,使用任何個數除頻單元的方式,均屬於本發明之範圍。

請參考圖廿四。圖廿四為本發明之一可程式化除頻器轉換除數之方法的流程圖,其中該可程式化除頻器包含有複數個串接的除頻單元,該方法包含以下步驟:

步驟 900: 開始。

步驟 902: 提供複數個更新除數訊號。

步驟 904: 根據該等更新除數訊號將該等除頻單元分別

切換於除2或除3的模式。

步驟 906: 同步重置至少部分除頻單元。

步驟 908: 結束。

為說明圖廿四中本發明之可程式化除頻器轉換除數之方法,請再參考圖十二與圖十七。於步驟 902中,一新的除數值被轉成一二進位值,而該二進位值的每一位元,分





五、發明說明 (40)

別備便於每一除頻單元之該第三輸入端(Di)。接著,重新載入對應的更新除數訊號至每一除頻單元。在圖十七之可程式化多模數除頻器600中,每一除頻單元60係於其工作時脈(該第一輸入端(Fi)所接收到之脈波)之上升緣觸發時,載入對應的更新除數訊號(Di、至Di、分別於該第四輸入端(R1)接受該重載訊號之上升緣觸發時,載入對應的更新除數訊號(Di、4>至Di、7)。而在圖十三之可程式化多模數除頻器500中,每一除頻單元係分別於其第四輸入端(R1)接受該重載訊號之上升緣觸發時,同步載入對應的更新除數訊號(Di、12至Di、7)。

於步驟 904中,每一除頻單元係根據其所載入的更新除數訊號,分別切換於除 2或除 3的模式。在圖十二與圖十七之兩實施例中,該等更新除數訊號另可決定旁通部分具有旁通模式的除頻單元(如除頻單元 40、50、70、80)。亦即,當一具有旁通模式之除頻單元,其所有後級的除頻單元所接收到的更新除數訊號均為邏輯 0時,則該除頻單元將被旁通而不進行除頻動作。其中最後一級除頻單元 40(或除頻單元 50)係由該最後除數訊號決定是否旁通。

在可程式化多模數除頻器600中,假設每一除頻單元載入





五、發明說明 (41)

對應的更新除數訊號後,第五級除頻單元80與第六級除頻單元70被旁通,則於步驟906中,被旁通的第五級除頻單元80與第六級除頻單元70將被同步重置,以停止除頻動作。而在可程式化多模數除頻器500中,假設每一除頻單元載入對應的更新除數訊號後,第五級除頻單元50與第六級除頻單元40被旁通,於步驟906中,被旁通的除頻單元都將被同步重置,並於重置完成後,分別依據所載入的更新除數訊號重新進行除頻動作。

如此一來,根據本發明之可程式化除頻器轉換除數的方法,可程式化除頻器於轉換除數後,該等被旁通的除頻單元將立即停止除頻動作,而沒有被旁通的該等除頻單元,將於重置完成後依據新載入的除數訊號重新進行除頻。因此,轉換除數後,可程式化除頻器所輸出的除頻後之該目標脈波 Fout之頻率,將確為該來源脈波 Fin之頻率除以更新後之除數值的結果。

總結以上說明,本發明之方法有以下技術特徵: (1)本發明擴展可程式化多模數除頻器之除數範圍的方法,僅需使用簡單的正反器與邏輯閘,不需額外的可程式化計數器; (2)本發明之可程式化多模數除頻器利用重置除頻單元的方式,使重置後的除頻單元依據重置開始時的除數訊號進行除頻,以維持除頻後所輸出之脈波頻率的正確性; (3)本發明之可程式化多模數除頻器可同時利





五、發明說明 (42)

用同步重置每一除頻單元與同步重載更新除數訊號於每一除頻單元方式,進一步使除頻後之該目標脈波為一連續輸出之脈波;(4)本發明之可程式化多模數除頻器使用模組化的除頻單元,可有效降低電路設計時的複雜性與成本。

以上所述僅為本發明之較佳實施例,凡本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明

圖一為本發明之可程式化多模數除頻器之第一實施例的示意圖

圖二為圖一中除頻單元10之一實施例電路圖

圖三為圖一中除頻單元10之另一實施例電路圖

圖四為本發明之可程式化多模數除頻器之第二實施例的示意圖

圖五為圖四中除頻單元20之一實施例電路圖

圖六為圖四中除頻單元20之另一實施例電路圖

圖七為本發明之可程式化多模數除頻器之第三實施例的示意圖

圖八為本發明之可程式化多模數除頻器之第四實施例的示意圖

圖九為圖七與圖八中除頻單元30之一實施例電路圖

圖十為圖七與圖八中除頻單元30之另一實施例電路圖

圖十一為圖八中本發明之可程式化多模數除頻器400之時序圖

圖十二為本發明之可程式化多模數除頻器之第五實施例的示意圖

圖十三為圖十二中除頻單元 40之一實施例電路圖

圖十四為圖十二中除頻單元 40之另一實施例電路圖

圖十五為圖十二中除頻單元50之一實施例電路圖

圖十六為圖十二中除頻單元50之另一實施例電路圖



圖式簡單說明

圖十七為本發明之可程式化多模數除頻器之第六實施例的示意圖

圖十八為圖十七中除頻單元 60之一實施例電路圖

圖十九為圖十七中除頻單元60之另一實施例電路圖

圖二十為圖十七中除頻單元70之一實施例電路圖

圖廿一為圖十七中除頻單元70之另一實施例電路圖

圖廿二為圖十七中除頻單元80之一實施例電路圖

圖廿三為圖十七中除頻單元80之另一實施例電路圖

圖廿四為本發明之可程式化除頻器轉換除數之方法的流程圖

圖式之符號說明

100、200、300、400、500、600 可程式化多模數除頻器

10、20、30、40、50、60、70、80 除頻單元

12、14 除頻單元10之電路圖

22、24 除頻單元20之電路圖

32、34 除頻單元30之電路圖

42、44 除頻單元 40之電路圖

52、54 除頻單元50之電路圖

62、64 除頻單元60之電路圖

72、74 除頻單元70之電路圖

82、84 除頻單元80之電路圖

2 \ 4 \ 132 \ 134 \ 136 \ 232 \ 234 \ 732 \ 736 \



圖式簡單說明

832、834 D型正反器

142、144、242、742、842 反閘

152、154、252、254、256、752、852 或閘

162、164、166、262、762、862 及閘

450 時序圖



- 1.一種用於一可程式化多模數除頻器轉換除數之方法, 其中該除頻器包含有複數個串接(cascade)的除頻單元,該方法包含有以下步驟:
- (a) 提供複數個更新除數訊號;
- (b) 根據該等更新除數訊號將該等除頻單元分別切換於除 2或除 3的模式;以及
- (c) 同步重置(reset)至少部分除頻單元。
- 2.如申請專利範圍第1項所述之方法,其中步驟(c)另包含有:
- 同步重置所有的除頻單元。
- 3.如申請專利範圍第 1項所述之方法,其另包含有: 重新載入(reload)該等更新除數訊號至該等除頻單元。
- 4.如申請專利範圍第3項所述之方法,其另包含有:同步重新載入該等更新除數訊號至該等除頻單元。
- 5.如申請專利範圍第 3項所述之方法,其中該等除頻單元 另包含有至少一具有旁通模式的除頻單元,而該方法中 另包含有:
- 根據該等更新除數訊號以決定是否旁通(Bypass)該至少一具有旁通模式的除頻單元之中的部分除頻單元,以



使得被旁通的除頻單元不進行除頻之動作。

- 6.如申請專利範圍第 5項所述之方法,其中步驟 (c)另包含有:
- 同步重置每一被旁通的除頻單元。
- 7.如申請專利範圍第 5項所述之方法,其中步驟 (c)另包含有:
- 同步重置所有除頻單元。
- 8.如申請專利範圍第5項所述之方法,其中重新載入另包含有:
- 同步重新載入該等更新除數訊號至該等被旁通的除頻單元。
- 9.如申請專利範圍第 5項所述之方法,其中重新載入另包含有:
- 同步重新載入該等更新除數訊號至所有的除頻單元。
- 10.如申請專利範圍第5項所述之方法,其另包含有:使用一控制電路,耦合於被旁通之除頻單元,用來提供一重置訊號。
- 11.如申請專利範圍第5項所述之方法,其另包含有:



使用一控制電路,耦合於所有除頻單元,用來提供一重置訊號。

12.如申請專利範圍第 11項所述之方法,其中步驟 (c)中另包含有:


當該等被旁通之除頻單元載入相對應之更新除數訊號後,該控制電路會輸出該重置訊號至該等被旁通之除頻單元,以及該等被旁通之除頻單元的前一級具有旁通模式之除頻單元。

13.如申請專利範圍第 5項所述之方法,其中步驟 (c)中另包含有:

當一具有旁通模式的除頻單元所載入之更新除數訊號, 以及該具有旁通模式的除頻單元之後級所有具旁通模式 的除頻單元所輸入的更新除數訊號均為邏輯 0時,則旁通 該具有旁通模式的除頻單元。

14.一種可程式化多模數除頻器,用來依據複數個更新除數訊號將一來源脈波進行除頻以輸出一除頻後之目標脈波,該可程式化多模數除頻器包含有:

至少一第一除頻單元,該至少一第一除頻單元係相互串接,且每一第一除頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第一輸出端(Fo)、及一第二輸出端



(Mo) , 該 第 一 輸 出 端 (Fo) 係 耦 接 於 後 一 級 第 一 除 頻 單元之第一輸入端(Fi),該第二輸入端(Mi)係耦接 於後一級第一除頻單元之第二輸出端(Mo),該第三輸 入端(Di) 用以接收一相對應之更新除數訊號,以選擇 該第一除頻單元進行除2或除3的模式,該第四輸入端 (Rs) 用以接受一重置訊號之觸發,以同步重置該第 除 頻 單 元 , 第 一 級 第 一 除 頻 單 元 之 第 一 輸 入 端 (Fi) 係 耦接於該來源脈波,最後一級第一除頻單元之第二輸入 (Mi) 係 耦 接 於 Vcc(或 最 後 一 除 數 訊 號 為 邏 輯 1) 其中該可程式化多模數除頻器,係根據該重置訊號以同 步重置每一第一除頻單元之除頻運作,使每一第一除頻 單元於重置完成後,依據重置訊號觸發當時已載入之更 新除數訊號進行除 2或除 3模式的除頻動作,而該可程式 化多模數除頻器除頻後之該目標脈波,係由最後一級第 一除頻單元之該第二輸出端(Mo)(或該第一輸出端 (Fo)) 所輸出。

15.如申請專利範圍第14項所述之可程式化多模數除頻器,其中該至少一第一除頻單元係操作如以下方式:

- (a) 不論該第二輸入端(Mi)是在邏輯O或1,當該第一輸出端(Fo)是在邏輯O且該第三輸入端(Di)是在邏輯O時,經由該第一輸入端(Fi)的時脈訊號正緣端觸發,該第一輸出端(Fo)會輸出除2後的訊號;
- (b) 當該第二輸入端 (Mi) 是在邏輯 1、該第一輸出端





- (Fo) 是在邏輯 0, 以及該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;
- (c) 當該第二輸入端 (Mi) 是在邏輯 0(或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0(或 1) 訊號;
- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 均會輸出邏輯 0訊號;以及
- (e) 當該第四輸入端(Rs)接收到的該重置訊號在邏輯 1時,該第一輸出端(Fo)會輸出邏輯O訊號;此時若該 第二輸入端(Mi)是在邏輯1,則該第二輸出端(Mo)會 輸出邏輯1訊號。
- 16.如申請專利範圍第14項所述之可程式化多模數除頻器,其中該至少一第一除頻單元係操作如以下方式:
- (a) 不論該第二輸出端 (Mo) 是在邏輯 0或 1, 當該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;
- (b) 當該第二輸出端(Mo)是在邏輯1且該第三輸入端(Di)是在邏輯1時,經由該第一輸入端(Fi)的時脈訊號正緣端觸發,該第一輸出端(Fo)會輸出除3後的訊號;



- (c) 當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0 (或 1) 訊號;
- (d) 不論第二輸入端 (Mi) 是在邏輯 O或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 O訊號;以及
- (e) 當該第四輸入端(Rs)接收到的該重置訊號在邏輯 1時,該第一輸出端(Fo)會輸出邏輯 0訊號;此時若該 第二輸入端(Mi)是在邏輯 1,則該第二輸出端(Mo)會 輸出邏輯 1訊號。

17.如申請專利範圍第14項所述之可程式化多模數除頻器,其中該可程式化多模數除頻器另包含有:

一具有旁通模式之第二除頻單元,該第二除頻單元係串接於該至少一第一除頻單元,該第二除頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co),該第一輸入端(Fi)耦接於最後一級第一除頻單元之第一輸出端(Fo),該第二輸入端

(Mi)係耦接於Vcc,該第三輸入端(Di)用以接收一相對應之除數訊號,該第四輸入端(Rs)用以接受一重置訊號之觸發,以同步重置該第二除頻單元,該第五輸入端(Ci)係用以接收該最後除數訊號,以決定該第二除





頻單元是否被旁通,該第二輸出端(Mo)係耦接於最後一級第一除頻單元之第二輸入端(Mi); 其中該第二除頻單元係於同步重置完成後,依據該第三輸入端(Di)所接收到之該除數訊號,切換於除2或除3之除頻模式,而當該第五輸入端(Ci)所接收到之該最後除數訊號之位準為一旁通模式致能態時,該第二除頻

18.如申請專利範圍第17項所述之可程式化多模數除頻器,其中該第二除頻單元係操作如以下方式:

單元將被旁通而不進行任何除頻動作。

- (a) 不論該第二輸入端 (Mi) 或該第二輸出端 (Mo) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 0且該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;
- (b) 當該第一輸出端 (Fo) 是在邏輯 0且該第二輸入端 (Mi) 是在邏輯 1即該第二輸出端 (Mo) 是在邏輯 1,以及該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;
- (c) 當該第二輸入端(Mi)是在邏輯 0(或1)且該第一輸出端(Fo)是在邏輯 0時,該第二輸出端(Mo)會輸出邏輯 0(或1)訊號;
- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一





輸出端(Fo)是在邏輯1時,該第二輸出端(Mo)會輸出邏輯0訊號;

(e) 當該第四輸入端(Rs)接收到的該重置訊號在邏輯 1時,該第一輸出端(Fo)會輸出邏輯O訊號,且該第二輸出端(Mo)會輸出邏輯1訊號;以及

(f)當該第五輸入端 (Ci)接收到的該旁通模式致能訊號 是邏輯 0時,該第一輸出端 (Fo)會輸出邏輯 0訊號,且 該第二輸出端 (Mo)會輸出邏輯 1訊號。

19.如申請專利範圍第17項所述之可程式化多模數除頻器,其中該可程式化多模數除頻器另包含有:

至少一具有旁通模式之第三除頻單元,該至少一第三除頻單元係串接於該至少一第一除頻單元與該第二除頻單元之間,且每一第三除頻單元具有一第一輸入端

(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(Ci)、一第二輸出端(Fo)、以及一第三輸出端(Co),該第二輸出端(Fo)係耦接於下一級第三除頻單元之該第二輸出端(Mo),該第二輸入端(Mi),該第二輸入端(Mo),該第二輸入端(Di)係用以接收一相對應之除數訊號,認第三輸入端(Rs)係用以接受一重置訊號之觸發,以同步經級第三除頻單元之該第三輸出端(Co),用以接收一旁





- 20.如申請專利範圍第19項所述之可程式化多模數除頻器,其中該至少一第三除頻單元係操作如以下方式:
- (a) 不論該第二輸入端 (Mi) 或該第二輸出端 (Mo) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 0且該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;
- (b) 當該第一輸出端 (Fo) 是在邏輯 0且該第二輸入端 (Mi) 是在邏輯 1即該第二輸出端 (Mo) 是在邏輯 1,以及該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端





- (Fi)的時脈訊號正緣端觸發,該第一輸出端(Fo)會輸出除3後的訊號;
- (c) 當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0 (或 1) 訊號;
- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 均會輸出邏輯 0訊號;
- (e) 當該第四輸入端(Rs)接收到的該重置訊號在邏輯 1時,該第一輸出端(Fo)會輸出邏輯 0訊號,且該第二輸出端(Mo)會輸出邏輯 1訊號;以及
- (f)當該第五輸入端(Ci)接收到的該旁通模式致能訊號 是邏輯 0時,該第一輸出端(Fo)會輸出邏輯 0訊號,且 該第二輸出端(Mo)會輸出邏輯 1訊號。
- 21.如申請專利範圍第 14項所述之可程式化多模數除頻器,其中該可程式化多模數除頻器另包含有一控制電路,用以提供該重置訊號。
- 22.一種可程式化多模數除頻器,用來依據複數個更新除數訊號將一來源脈波進行除頻以輸出一除頻後之目標脈波,該可程式化多模數除頻器包含有:
- 至少一第四除頻單元,該至少一第四除頻單元係相互串接,且每一第四除頻單元具有一第一輸入端(Fi)、一





第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rl)、一第一輸出端(Fo)、及一第二輸出端(Mo),該第一輸出端(Fo)係耦接於後一級除頻單元之第一輸出端(Mo),該第三輸入端(Di)係期以接收一更新除數訊號,以選擇該第四除頻單元進行除2或除3的模式,該第四輸入端(Rl)係用以接受一同步重載訊號之觸發,以使該第三輸入端(Di)重新改該更新除數訊號,第一級第四除頻單元之第一輸入端(Fi)係耦接於該來源脈波,最後一級第四除頻單元之第二輸入端(Fi)係耦接於該來源脈波,最後一級第四除頻單元之第二輸入端(Mi)係耦接於Vcc(或最後一除數訊號為邏輯1);

其中該可程式化多模數除頻器係依據該重載訊號之觸發,以使每一第四除頻單元同步自其第三輸入端(Di)重新載入對應之更新除數訊號,並依據同步載入之該更新除數訊號切換除頻運作於除2或除3的模式,而該可程式化多模數除頻器除頻後之該目標脈波,係由最後一級第四除頻單元之該第二輸出端(Mo)(或該第一輸出端(Fo))所輸出。

23.如申請專利範圍第22項所述之可程式化多模數除頻器,其中該至少一第四除頻單元係操作如以下方式: (a)不論第二輸入端(Mi)是在邏輯0或1,當該第一輸出端(Fo)是在邏輯0,或當該第四輸入端(R1)接受該重





載訊號觸發後,該第三輸入端(Di)是在邏輯 0時,經由該第一輸入端(Fi)的時脈訊號正緣端觸發,該第一輸出端(Fo)會輸出除 2後的訊號;

(b) 當該第二輸入端 (Mi) 是在邏輯 1、該第一輸出端 (Fo) 是在邏輯 0,以及當該第四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;

(c)當該第二輸入端 (Mi) 是在邏輯 0(或1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0(或1) 訊號;以及

(d)不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號。

24.如申請專利範圍第22項所述之可程式化多模數除頻器,其中該至少一第四除頻單元係操作如以下方式:

(a)不論該第二輸出端 (Mo) 是在邏輯 0或 1,當該第四輸入端 (R1)接受該重載訊號觸發後,該第三輸入端

(Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;

(b) 當該第二輸出端 (Mo) 是在邏輯 1且當該第四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是



在邏輯 1時,經由該第一輸入端 (Fi)的時脈訊號正緣端觸發,該第一輸出端 (Fo)會輸出除 3後的訊號;

(c)當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0 (或 1) 訊號;以及

(d)不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號。

25.如申請專利範圍第 22項所述之可程式化多模數除頻器,其中每一第四除頻單元之該第四輸入端 (R1) ,係耦接於最後一級第四除頻單元之該第二輸出端 (Mo) ,以除頻後之該目標脈波作為該重載訊號。

26.如申請專利範圍第22項所述之可程式化多模數除頻器,其中該可程式化多模數除頻器另包含有:

一具有旁通模式之第五除頻單元,該第五除頻單元係串接於該至少一第四除頻單元,該第五除頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Ci)、一第一輸出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端(Co),該第一輸入端(Fi)網接於最後一級

(Mi)係耦接於 Vcc,該第三輸入端(Di)用以接收一相

第四除頻單元之第一輸出端 (Fo) ,該第二輸入端



對應之除數訊號,該第四輸入端(R1)係用以接受一同步重載訊號之觸發,以使該第三輸入端(Di)重新載入該更新除數訊號,該第五輸入端(Ci)係耦接於該最後除數訊號,以決定該第五除頻單元是否被旁通,該第二輸出端(Mo)係耦接於最後一級第四除頻單元之第二輸入端(Mi);

其中該第五除頻單元係依據該重載訊號之觸發,以同步自其第三輸入端(Di)重新載入對應之更新除數訊號,並依據同步載入之該更新除數訊號切換除頻運作於除2或除3的模式,而當該第五輸入端(Ci)所接收到之該最後除數訊號之位準為一旁通模式致能態時,該第五除頻單元將被旁通而不進行任何除頻動作。

27.如申請專利範圍第26項所述之可程式化多模數除頻器,其中該第五除頻單元係操作如以下方式:

(a)不論該第二輸入端 (Mi) 或該第二輸出端 (Mo) 是在邏輯 0或 1,當該第一輸出端 (Fo) 是在邏輯 0,或當該第四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;

(b) 當該第一輸出端 (Fo) 是在邏輯 0且該第二輸入端 (Mi) 是在邏輯 1即該第二輸出端 (Mo) 是在邏輯 1,以及當該第四輸入端 (R1) 接受該重載訊號觸發後,該第





三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3 後的訊號;

(c)當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0 (或 1) 訊號;

(d)不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;以及

(e)當該第五輸入端 (Ci)接收到的該旁通模式致能訊號 是邏輯 0時,該第一輸出端 (Fo)會輸出邏輯 0訊號,且 該第二輸出端 (Mo)會輸出邏輯 1訊號。

28.如申請專利範圍第 26項所述之可程式化多模數除頻器,其中該第五除頻單元之該第四輸入端 (R1) ,係耦接於最後一級第四除頻單元之該第二輸出端 (Mo) ,以除頻後之該目標脈波作為該重載訊號。

29.如申請專利範圍第26項所述之可程式化多模數除頻器,其中該可程式化多模數除頻器另包含有:

至少一具有旁通模式之第六除頻單元,該至少一第六除頻單元係串接於該至少一第四除頻單元與該第五除頻單元之間,且每一第六除頻單元具有一第一輸入端

(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、



、一第五輸入端(Ci)、一第一 (R1)一第四輸入端 出端(Fo)、一第二輸出端(Mo)、以及一第三輸出端 (Fo) 係 耦 接 於 下 一 級 第 六 除 頻 (Co) , 該 第 一 輸 出 端 單元之第一輸入端 (Fi) ,該第二輸入端 (Mi) 於 下 一 級 第 六 除 頻 單 元 之 該 第 二 輸 出 端 (Mo) , 該 第 輸入端(Di)係用以接收一相對應之更新除數訊號 第 四 輸 入 端 (R1) 係 用 以 接 受 一 同 步 重 載 訊 號 之 觸 發 以使該第三輸入端 (Di) 重新載入該更新除數訊號 係耦接於下一級第六除頻單元之該第 五輸入端 (Ci) (Co) ,用以接收一旁通模式致能訊號,以決 三輸出端 定該第六除頻單元是否被旁通,第一級第六除頻單元之 第一輸入端 (Fi) 耦接於最後一級第四除頻單元之第 (Fo) ,第一級第六除頻單元之該第二輸出端 耦接於最後一級第四除頻單元之第二輸入端 ,最後一級第六除頻單元之該第一輸出端 係 耦 接 於 該 第 五 除 頻 單 元 之 第 一 輸 入 端 (Fi) , 最 後 一 級 第 六 除 頻 單 元 之 該 第 二 輸 入 端 (Mi) 係 耦 接 於 該 第 五 除頻單元之第二輸出端 (Mo)中該至少一第六除頻單元係依據該重載訊號之觸發, 同步自其第三輸入端(Di)重新載入對應之更新除數 ,並依據同步載入之該更新除數訊號切換除頻運作 於除 2或除 3的模式,而當該第六輸入端(Ci)所接收到 之該旁通模式致能訊號為致能態時,該至少一第六除頻 單元將被旁通而不進行任何除頻動作。





- 30.如申請專利範圍第29項所述之可程式化多模數除頻器,其中該至少一第六除頻單元係操作如以下方式:
- (a) 不論第二輸入端 (Mi) 或該第二輸出端 (Mo) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 0, 或當該第四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;
- (b) 當該第一輸出端 (Fo) 是在邏輯 O且該第二輸入端 (Mi) 是在邏輯 1即該第二輸出端 (Mo) 是在邏輯 1,以及當該第四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi)的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;
- (c) 當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0 (或 1) 訊號;
- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;以及
- (e) 當該第五輸入端(Ci)接收到的該旁通模式致能訊號是邏輯 0時,該第一輸出端(Fo)會輸出邏輯 0訊號, 且該第二輸出端(Mo)會輸出邏輯 1訊號。



31.如申請專利範圍第 29項所述之可程式化多模數除頻器,其中每一第六除頻單元之該第四輸入端 (R1),係耦接於最後一級第四除頻單元之該第二輸出端 (Mo),以除頻後之該目標脈波作為該重載訊號。

32. 一種 可程式化多模數除頻器,用來依據複數個更新除 數 訊 號 將 一 來 源 脈 波 進 行 除 頻 以 輸 出 一 除 頻 後 之 目 標 脈 波,該可程式化多模數除頻器包含有: 至少一第七除頻單元,該至少一第七除頻單元係相互串 接 , 且 每 一 第 七 除 頻 單 元 具 有 一 第 一 輸 入 端 (Fi) 第二 輸 入 端 (Mi)、一 第 三 輸 入 端 (Di)、一 第 四 輸 入 端(Rs)、一第五輸入端(R1)、一第一輸出端 (Fo)、及一第二輸出端(Mo),該第一輸出端(Fo) 係 耦 接 於 後 一 級 除 頻 單 元 之 第 一 輸 入 端 (Fi) , 該 第 二 輸入端 (Mi)係耦接於後一級除頻單元之第二輸出端 (Mo) , 該第三輸入端 (Di) 用以接收一更新除數訊 號 , 以 選 擇 該 第 七 除 頻 單 元 進 行 除 2或 除 3的 模 式 , 該 第 (R s) 用 以 接 受 一 同 步 重 置 訊 號 之 觸 發 , 以 同 步 重 置 該 第 七 除 頻 單 元 , 該 第 五 輸 入 端 (R1) 係 用 以 接 受一同步重載訊號之觸發,以使該第三輸入端(Di) 新載入該更新除數訊號,第一級第七除頻單元之第一輸 入端(Fi) 係耦接於該來源脈波,最後一級第七除頻單 元之第二輸入端(Mi)係耦接於Vcc(或最後一除數訊號





為邏輯1);

其中該可程式化多模數除頻器依據該重載訊號之觸發,使每一第世際頻單元同步自其第三輸入端(Di)重點另依據重置訊號以同步自其第式化多模數除頻器不之際頻單元之除頻單元於實置記號以同步重置完成後,依據重置記號,使每一第世際頻單元於重置完成後,依據重置記號作,使每已載入之數點。 類數作,而該可程式化多模數除頻後之該目標脈頻動作,而該有一級第七除頻單元之該第二輸出端(Mo)(或該第一輸出端(Fo))所輸出。

- 33.如申請專利範圍第32項所述之可程式化多模數除頻器,其中該至少一第七除頻單元係操作如以下方式:
- (a) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 0, 或當該第五輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;
- (b) 當該第二輸入端 (Mi) 是在邏輯 1、該第一輸出端 (Fo) 是在邏輯 0,以及當該第五輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;
- (c) 當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一





- 輸出端(Fo)是在邏輯 0時,該第二輸出端(Mo)會輸出 邏輯 0(或1)訊號;
- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;以及
- (e) 當該第四輸入端 (Rs) 所接收之該重置訊號是邏輯 1時,該第一輸出端 (Fo) 會輸出邏輯 0訊號;此時若該第二輸入端 (Mi) 是在邏輯 1,則該第二輸出端 (Mo) 會輸出邏輯 1訊號。
- 34.如申請專利範圍第32項所述之可程式化多模數除頻器,其中該至少一第七除頻單元係操作如以下方式:
- (a) 不論該第二輸出端 (Mo) 是在邏輯 0或 1, 當該第五輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊
- (b) 當該第二輸出端(Mo)是在邏輯1且當該第五輸入端(R1)接受該重載訊號觸發後,該第三輸入端(Di)是在邏輯1時,經由該第一輸入端(Fi)的時脈訊號正緣端觸發,該第一輸出端(Fo)會輸出除3後的訊號;
- (c) 當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0 (或 1) 訊號;



- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;以及
- (e) 當該第四輸入端 (Rs) 所接收之該重置訊號是在邏輯 1時,該第一輸出端 (Fo) 輸出邏輯 0訊號;此時若該第二輸入端 (Mi) 是在邏輯 1,則該第二輸出端 (Mo) 會輸出邏輯 1訊號。
- 35.如申請專利範圍第 32項所述之可程式化多模數除頻器,其中每一第七除頻單元之該第四輸入端 (R1),係耦接於最後一級第七除頻單元之該第二輸出端 (Mo),以除頻後之該目標脈波作為該重載訊號。
- 36.如申請專利範圍第32項所述之可程式化多模數除頻器,其中該可程式化多模數除頻器另包含有一控制電路,用以提供該重置訊號。
- 37.如申請專利範圍第32項所述之可程式化多模數除頻器,其中該可程式化多模數除頻器另包含有:
- 一具有旁通模式之第八除頻單元,該第八除頻單元係串接於該至少一第七除頻單元,該第八除頻單元具有一第一輸入端(Fi)、一第二輸入端(Mi)、一第三輸入端(Di)、一第四輸入端(Rs)、一第五輸入端(R1)、一第六輸入端(Ci)、一第一輸出端(Fo)、一第二輸



出端(Mo)、以及一第三輸出端(Co),該第一輸入端(Fi)耦接於最後一級第七除頻單元之第一輸出端(Fo),該第二輸入端(Mi)係耦接於Vcc,該第三輸入端(Di)用以接收一相對應之除數訊號,該第四輸第八條頻單元,該第五輸入端(R1)係用以接受一同步重載訊號之觸發,以使該第三輸入端(Di)垂新載入場會數訊號,該第六輸入端(Ci)係耦接於該最後除數訊號,以決定該第八除頻單元是否被旁通,該第二輸出端(Mo)係耦接於最後一級第七除頻單元之第二輸入端(Mi);

其中該第八除頻單元係依據該重載訊號之觸發,以同步自其第三輸入端(Di)重新載入一對應之更新除數訊號,並於同步重置完成後,依據該同步載入之更新除數訊號切換除頻運作於除2或除3的模式,而當該第六輸入端(Ci)所接收到之該最後除數訊號之位準為一旁通供式致能態時,該第八除頻單元將被旁通而不進行任何除頻動作。

38.如申請專利範圍第37項所述之可程式化多模數除頻器,其中該第八除頻單元係操作如以下方式:

(a) 不論該第二輸入端 (Mi) 或該第二輸出端 (Mo) 是在邏輯 0或 1,當該第一輸出端 (Fo) 是在邏輯 0,或當該第五輸入端 (R1)接受該重載訊號觸發後,該第三輸入





端(Di)是在邏輯 0時,經由該第一輸入端(Fi)的時脈訊號正緣端觸發,該第一輸出端(Fo)會輸出除 2後的訊號;

- (b) 當該第一輸出端 (Fo) 是在邏輯 O且該第二輸入端 (Mi) 是在邏輯 1即該第二輸出端 (Mo) 是在邏輯 1,以及當該第五輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi)的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3 後的訊號;
- (c) 當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0 (或 1) 訊號;
- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;
- (e) 當該第四輸入端(Rs)接收到的該重置訊號在邏輯 1時,該第一輸出端(Fo)會輸出邏輯O訊號,且該第二輸出端(Mo)會輸出邏輯1訊號;以及
- (f) 當該第六輸入端(Ci)接收到的該旁通模式致能訊號是邏輯 0時,該第一輸出端(Fo)會輸出邏輯 0訊號, 且該第二輸出端(Mo)會輸出邏輯 1訊號。
- 39.如申請專利範圍第 37項所述之可程式化多模數除頻器,其中該第八除頻單元之該第五輸入端(R1),係耦



接於最後一級第七除頻單元之該第二輸出端(Mo),以除頻後之該目標脈波作為該重載訊號。

40.如申請專利範圍第37項所述之可程式化多模數除頻 器 , 其 中 該 可 程 式 化 多 模 數 除 頻 器 另 包 含 有 至少一具有旁通模式之第九除頻單元,該至少一第九除 頻單元係串接於該至少一第七除頻單元與該第八除頻單 元之間,且每一第九除頻單元具有一第一輸入端 (Fi)、一第二輸入端(Mi)、一第三輸入端(Di) 一 第 四 輸 入 端 (Rs) 、 一 第 五 輸 入 端 (R1) 、 一 第 六 輸 入 端 (Ci) 、 一 第 一 輸 出 端 (Fo) 、 一 第 二 輸 出 端 (Mo)、以及一第三輸出端(Co), 該第一輸出端 (Fo) 係 耦 接 於 下 一 級 第 九 除 頻 單 元 之 第 一 輸 入 端 (Fi) ,該第二輸入端(Mi)係耦接於下一級第九除頻 單元之該第二輸出端(Mo),該第三輸入端(Di)係用 以接收一相對應之更新除數訊號,該第四輸入端(RS) 係用以接受一重置訊號之觸發,以同步重置該第九除頻 單元,該第五輸入端(R1)係用以接受一同步重載訊號 之觸發,以使該第三輸入端(Di)重新載入該更新除數 訊號,該第六輸入端(Ci)係耦接於下一級第九除頻單 元之該第三輸出端 (Co) ,用以接收一旁通模式致能訊 號 , 以 決 定 該 第 九 除 頻 單 元 是 否 被 旁 通 , 第 一 級 第 九 除 頻單元之該第一輸入端(Fi) 耦接於最後一級第七除頻 單元之第一輸出端(Fo),第一級第九除頻單元之該第






41.如申請專利範圍第40項所述之可程式化多模數除頻器,其中該至少一第九除頻單元係操作如以下方式:

(a) 不論該第二輸入端 (Mi) 或該第二輸出端 (Mo) 是在邏輯 0或 1,當該第一輸出端 (Fo) 是在邏輯 0,或當該第五輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;

(b) 當該第一輸出端 (Fo) 是在邏輯 0且該第二輸入端 (Mi) 是在邏輯 1即該第二輸出端 (Mo) 是在邏輯 1,以及當該第五輸入端 (R1) 接受該重載訊號觸發後,該第






- 三輸入端(Di)是在邏輯1時,經由該第一輸入端(Fi)的時脈訊號正緣端觸發,該第一輸出端(Fo)會輸出除3後的訊號;
- (c) 當該第二輸入端(Mi)是在邏輯 0(或 1)且該第一輸出端(Fo)是在邏輯 0時,該第二輸出端(Mo)會輸出邏輯 0(或 1)訊號;
- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;
- (e) 當該第四輸入端(Rs)所接收之該重置訊號是邏輯 1時,該第一輸出端(Fo)會輸出邏輯 0訊號;此時若該 第二輸入端(Mi)是在邏輯 1,則該第二輸出端(Mo)會 輸出邏輯 1訊號;以及
- (f) 當該第六輸入端(Ci)接收到的該旁通模式致能訊號是邏輯 0時,該第一輸出端(Fo)會輸出邏輯 0訊號, 且該第二輸出端(Mo)會輸出邏輯 1訊號。
- 43.如申請專利範圍第 40項所述之可程式化多模數除頻器,其中每一第九除頻單元之該第四輸入端 (R1),係耦接於最後一級第七除頻單元之該第二輸出端 (Mo),以除頻後之該目標脈波作為該重載訊號。
- 44.一種可程式化多模數除頻器,用來依據複數個更新除數訊號將一來源脈波進行除頻以輸出一除頻後之目標脈



波,該可程式化多模數除頻器包含有: 至少一第十除頻單元,該至少一第十除頻單元係相互串 接, 且每一第十除頻單元具有一第一輸入端(Fi) 第二 輸 入 端 (Mi)、一 第 三 輸 入 端 (Di)、一 第 一 輸 出 端(Fo)、及一第二輸出端(Mo),該第一輸出端 (Fo)係耦接於後一級第十除頻單元之第一輸入端 (Fi) , 該 第 二 輸 入 端 (Mi) 係 耦 接 於 後 一 級 第 十 除 頻 單元之第二輸出端(Mo),該第三輸入端(Di)用以接 受一更新除數訊號,以選擇該第十除頻單元進行除2或除 3的模式, 第一級第十除頻單元之第一輸入端(Fi)係耦 接於該來源脈波;以及 一 第 十 一 除 頻 單 元 , 具 有 一 第 一 輸 入 端 (Fi) 、 一 第 二 輸 入 端 (M i) 、 一 第 三 輸 入 端 (D i) 、 一 第 四 輸 入 端 (R1)、一第五輸入端(Ci)、一第一輸出端(Fo) 一第二輸出端(Mo)、及一第三輸出端(Co),該第一 輸 入 端 (Fi) 耦 接 於 最 後 一 級 第 十 除 頻 單 元 之 第 一 輸 出 端 (Fo) ,該 第 二 輸 入 端 (Mi) 係 耦 接 於 Vcc, 該 第 三 輸 入端(Di) 用以接收一相對應之除數訊號,該第四輸入 端(R1)係用以接受一同步重載訊號之觸發,以使該第 三 輸 入 端 (Di) 重 新 載 入 該 更 新 除 數 訊 號 , 該 第 五 輸 入 端 (Ci) 係 耦 接 於 該 最 後 除 數 訊 號 , 以 決 定 該 第 十 一 除 頻單元是否被旁通,該第二輸出端(Mo)係耦接於最後

其中該可程式化多模數除頻器係依據該等更新除數訊



一級第十除頻單元之第二輸入端(Mi)

號,分別切換每一除頻單元於除2或除3的模式,並於接受該重載訊號之觸發時,使該第十一除頻單元自其第三輸入端(Di)重新載入對應之更新除數訊號,且當該第十一除頻單元之第五輸入端(Ci)所接收到之該最後除數訊號之位準為一旁通模式致能態時,該第十一除頻單元將被旁通而不進行任何除頻動作,而該可程式化多模數除頻器除頻後之該目標脈波,係由最後一級第十除頻單元之該第二輸出端(Mo)(或該第一輸出端(Fo))所輸出。

45.如申請專利範圍第 44項所述之可程式化多模數除頻器,其中該至少一第十除頻單元係操作如以下方式:
(a)不論該第二輸入端 (Mi) 是在邏輯 0或 1,當該第一輸

(a)不論該第二輸入端 (M1) 是在邏輯 O或 1, 當該第一輸出端 (Fo) 是在邏輯 O或該第三輸入端 (Di) 是在邏輯 O時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;

(b) 當該第二輸入端 (Mi) 是在邏輯 1、該第一輸出端 (Fo) 是在邏輯 0,以及該第三輸入端 (Di) 是在邏輯 1 時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;

(c)當該第二輸入端 (Mi) 是在邏輯 0(或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0(或 1) 訊號;以及

(d)不論該第二輸入端 (Mi) 是在邏輯 0或 1,當該第一輸






出端(Fo)是在邏輯1時,該第二輸出端(Mo)會輸出邏輯 0訊號。

- 46.如申請專利範圍第44項所述之可程式化多模數除頻器,其中該至少一第十除頻單元係操作如以下方式:
- (a)不論該第二輸出端 (Mo) 是在邏輯 0 (或 1) 或該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;
- (b) 當該第二輸出端 (Mo) 是在邏輯 1且該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;
- (c)當該第二輸入端 (Mi) 是在邏輯 0(或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0(或 1) 訊號;以及
- (d)不論該第二輸入端(Mi)是在邏輯 0或 1,當該第一輸出端(Fo)是在邏輯 1時,該第二輸出端(Mo)會輸出邏輯 0訊號。
- 47.如申請專利範圍第 44項所述之可程式化多模數除頻器,其中該第十一除頻單元係操作如以下方式:
- (a)不論該第二輸入端 (Mi)或該第二輸出端 (Mo)是在邏輯 0或 1,當該第一輸出端 (Fo)是在邏輯 0,或當該第



四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;

- (b) 當該第一輸出端 (Fo) 是在邏輯 O且該第二輸入端 (Mi) 是在邏輯 1即該第二輸出端 (Mo) 是在邏輯 1,以及當該第四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 1時,經由該第一輸入端 (Fi)的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3 後的訊號;
- (c)當該第二輸入端 (Mi) 是在邏輯 0(或 1) 且該第一輸出端 (Fo) 是在邏輯 0時,該第二輸出端 (Mo) 會輸出邏輯 0(或 1) 訊號;
- (d)不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;以及
- (e)當該第五輸入端(Ci)接收到的該旁通模式致能訊號 是邏輯 0時,該第一輸出端(Fo)會輸出邏輯 0訊號,且 該第二輸出端(Mo)會輸出邏輯 1訊號。
- 48.如申請專利範圍第 44項所述之可程式化多模數除頻器,其中該第十一除頻單元之該第四輸入端 (R1),係網接於最後一級第十除頻單元之該第二輸出端 (Mo),以除頻後之該目標脈波作為該重載訊號。



49.如申請專利範圍第44項所述之可程式化多模數除頻 器 , 其 中 該 可 程 式 化 多 模 數 除 頻 器 另 包 含 有 : 至少一具有旁通模式之第十二除頻單元,該至少一第十 二除頻單元係串接於該至少一第十除頻單元與該第十一 除頻單元之間,且每一第十二除頻單元具有一第一輸入 (Fi)、一第二輸入端(Mi)、一第三輸入端 、一第四輸入端(R1)、一第五輸入端(Ci) (Di) 第一輸出端(Fo)、一第二輸出端(Mo)、以及一第 (Co),該第一輸出端(Fo)係耦接於下一級 第十二除頻單元之第一輸入端(Fi),該第二輸入端 (Mi) 係 耦 接 於 下 一 級 第 十 二 除 頻 單 元 之 該 第 二 輸 出 端 (Mo) , 該第三輸入端 (Di) 係用以接收一相對應之更 新 除 數 訊 號 , 該 第 四 輸 入 端 (R l) 係 用 以 接 受 一 同 步 重 載 訊 號 之 觸 發 , 以 使 該 第 三 輸 入 端 (Di) 重 新 載 入 該 更 新除數訊號,該第五輸入端(Ci)係耦接於下一級第十 二除頻單元之該第三輸出端(СО),用以接收一旁通模 式致能訊號,以決定該第十二除頻單元是否被旁通, 一級第十二除頻單元之該第一輸入端(Fi)耦接於最後 一級第十除頻單元之第一輸出端(Fo),第一級第十二 除頻單元之該第二輸出端(Mo)耦接於最後一級第十除 頻 單 元 之 第 二 輸 入 端 (M i) , 最 後 一 級 第 十 二 除 頻 單 元 之該第一輸出端(Fo)係耦接於該第十一除頻單元之第 一 輸 入 端 (Fi) , 最 後 一 級 第 十 二 除 頻 單 元 之 該 第 二 輸



入端(Mi)係耦接於該第十一除頻單元之第二輸出端(Mo);

其中該至少一第十二除頻單元係依據該重載訊號之觸發,以同步自其第三輸入端(Di)重新載入對應之更新除數訊號,並依據同步載入之該更新除數訊號切換除頻運作於除2或除3的模式,而當該第五輸入端(Ci)所接收到之該旁通模式致能訊號為致能態時,該至少一第十二除頻單元將被旁通而不進行任何除頻動作。

50.如申請專利範圍第49項所述之可程式化多模數除頻器,其中該至少一第十二除頻單元係操作如以下方式:
(a) 不論第二輸入端 (Mi) 或該第二輸出端 (Mo) 是在邏輯 0或 1,當該第一輸出端 (Fo) 是在邏輯 0,或當該第四輸入端 (R1) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 0時,經由該第一輸入端 (Fi) 的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 2後的訊號;

(b) 當該第一輸出端 (Fo) 是在邏輯 O且該第二輸入端 (Mi) 是在邏輯 l即該第二輸出端 (Mo) 是在邏輯 l,以及當該第四輸入端 (Rl) 接受該重載訊號觸發後,該第三輸入端 (Di) 是在邏輯 l時,經由該第一輸入端 (Fi)的時脈訊號正緣端觸發,該第一輸出端 (Fo) 會輸出除 3後的訊號;

(c) 當該第二輸入端 (Mi) 是在邏輯 0 (或 1) 且該第一








輸出端(Fo)是在邏輯 0時,該第二輸出端(Mo)會輸出 邏輯 0(或1)訊號;


- (d) 不論該第二輸入端 (Mi) 是在邏輯 0或 1, 當該第一輸出端 (Fo) 是在邏輯 1時,該第二輸出端 (Mo) 會輸出邏輯 0訊號;以及
- (e) 當該第五輸入端 (Ci)接收到的該旁通模式致能訊號是邏輯 0時,該第一輸出端 (Fo)會輸出邏輯 0訊號,且該第二輸出端 (Mo)會輸出邏輯 1訊號。
- 51.如申請專利範圍第 49項所述之可程式化多模數除頻器,其中每一第十二除頻單元之該第四輸入端 (R1) ,係耦接於最後一級第十除頻單元之該第二輸出端 (Mo) ,以除頻後之該目標脈波作為該重載訊號。







































-500









圖十五




圖十六




圏十七





圖十八



圖十九







圖廿二

84 Ci Co ● Mo● Mi 86,2 D D Fi 🖣 CK Q CK Q Fo S S D CK Q S R R1 Di

圖廿三

